數(shù)字電子技術(shù)理論知識(shí)考核試題及答案

數(shù)字電子技術(shù)理論知識(shí)考核一.選擇題1、二進(jìn)制由（）和（）兩個(gè)數(shù)碼組成。（）［單選題］*A.02B.01VC.02D.342、［455］10是（）進(jìn)制數(shù)。［單選題］*A、十VB、二C、八D、十六3、二進(jìn)制用字母（）表示。［單選題］*A.DB.CC.BVD.A4、八進(jìn)制數(shù)627最低位的權(quán)是（1［單選題］*A.8c、D、Qn+l=Qn40、二進(jìn)制數(shù)1100最低位的權(quán)是（1［單選題］*A.8B.7C.6D.1V41、十六進(jìn)制A代表十進(jìn)制數(shù)（\［單選題］*A.10VB.11C.12D.1442、二進(jìn)制轉(zhuǎn)換為十進(jìn)制的方法是（I［單選題］*A.按權(quán)展開(kāi)求和VB.按權(quán)展開(kāi)求乘積C.按權(quán)展開(kāi)求差D.按權(quán)展開(kāi)求商43、二進(jìn)制與十六進(jìn)制相互轉(zhuǎn)換的規(guī)則是一個(gè)十六進(jìn)制數(shù)對(duì)應(yīng)（）個(gè)二進(jìn)制。［單選題］*A.1B.2D.4V44、二進(jìn)制乘法運(yùn)算中下列正確的是（I［單選題］*A.1*1=1VB.1*O=1C.l*2=2D.0*2=045、在多位二進(jìn)制數(shù)中，規(guī)定最高位為符號(hào)位，一般規(guī)定正數(shù)用（）表示。［單選題］*A.OVB.1C.2D346、字通常由若干字節(jié)組成，2個(gè)字節(jié)組成的字有（）位。［單選題］*A.8B.10C.16VD.1247、二進(jìn)制數(shù)乘以2后，數(shù)據(jù)向（）移動(dòng)一位。［單選題］*A.右B左VC.前D后48、Y等于A異或B的邏輯函數(shù)式是（I［單選題］A.Y=ABB.Y=A+BC.Y=AeBVD.Y=A&B49、二進(jìn)制轉(zhuǎn)換為十進(jìn)制的方法是（1［單選題］*A.按權(quán)展開(kāi)求和。B.按權(quán)展開(kāi)求乘積C.按權(quán)展開(kāi)求差D.按權(quán)展開(kāi)求商50、Y等于A或B的邏輯函數(shù)式是（1［單選題］*A.Y=ABB.Y=A+BVC.Y=A/BD.Y=A&B1、將二進(jìn)制數(shù)00000010移位至00010000,是左移了2位。［判斷題］*對(duì)V錯(cuò)2、代碼不僅代表信息，也能代表數(shù)值的大小。［判斷題］*對(duì)錯(cuò)V3、8421BCD碼中代碼1000比代碼0001大。［判斷題］*錯(cuò)4、十進(jìn)制轉(zhuǎn)換為二進(jìn)制的方法是采用"除2取余法”。［判斷題］*對(duì)V錯(cuò)5、數(shù)字電路中用1和0分別表示兩種狀態(tài)，二者無(wú)大小之分。［判斷題］*對(duì)V錯(cuò)6、格雷碼是無(wú)權(quán)碼,8421BCD碼是有權(quán)碼。［判斷題］*對(duì)V錯(cuò)7、在時(shí)間和幅度上均不連續(xù)的信號(hào)是數(shù)字信號(hào)，所以語(yǔ)音信號(hào)是數(shù)字信號(hào)。［判斷題］*對(duì)錯(cuò)V8、邏輯函數(shù)的運(yùn)算次序?yàn)椋合人憷ㄌ?hào)內(nèi)，后算括號(hào)^卜；先求與，再求或，最后求非。［判斷題］對(duì)V錯(cuò)9、邏輯函數(shù)表達(dá)式的化簡(jiǎn)結(jié)果是唯一的。［判斷題］*對(duì)錯(cuò)V10、邏輯真值表、邏輯表達(dá)式、邏輯圖均是邏輯關(guān)系的描述方法。［判斷題］*對(duì)V錯(cuò)11、n個(gè)變量組成的最小項(xiàng)總數(shù)是2n個(gè)。［判斷題］*對(duì)錯(cuò)V12、邏輯函數(shù)的化簡(jiǎn)方法主要有代數(shù)化簡(jiǎn)法和卡諾圖化簡(jiǎn)法。［判斷題］*對(duì)V錯(cuò)13、邏輯運(yùn)算1+［判斷題］*對(duì)錯(cuò)V14、邏輯函數(shù)化簡(jiǎn)過(guò)程中的無(wú)關(guān)項(xiàng)一律按取值為0處理。［判斷題］*對(duì)錯(cuò)，15、數(shù)字電路中晶體管工作在開(kāi)關(guān)狀態(tài)，既不是工作在飽和區(qū)，就是工作在截止區(qū)。［判斷題］*對(duì)V錯(cuò)16、某一門電路有三個(gè)輸入端A、B、C,當(dāng)輸入A、B、（:不全為"1"時(shí)，輸出Y為"0",輸入A、B、C全為高電平"1"時(shí)，輸出Y為"1",此門電路為與門電路。［判斷題］*對(duì)錯(cuò)V17、基本的邏輯關(guān)系有與、或、非三種，其實(shí)現(xiàn)單元電路分別為與非門和非門兩種。［判斷題］*對(duì)錯(cuò)寸18、CMOS門電路的輸入電流大于TTL門電路的輸入電流。［判斷題］*對(duì)錯(cuò)V19、組合邏輯電路的基本組成單元是門電路。［判斷題］*對(duì)V錯(cuò)20、優(yōu)先編碼器的編碼信號(hào)是互相排斥的,不允許多個(gè)編碼信號(hào)同時(shí)有效。［判斷題］*對(duì)錯(cuò)V21、譯碼器的邏輯功能是將輸入的二進(jìn)制代碼轉(zhuǎn)換成對(duì)應(yīng)的輸出信號(hào)輸出。［判斷題］*對(duì)。錯(cuò)22、加法器是用于對(duì)兩組二進(jìn)制數(shù)進(jìn)行比較的電路。［判斷題］*對(duì)錯(cuò)V23、數(shù)值比較器的功能是對(duì)兩個(gè)位數(shù)相同的二進(jìn)制數(shù)的大小進(jìn)行匕匕較。［判斷題］*對(duì)V錯(cuò)24、基本RS觸發(fā)器是基本的觸發(fā)器，它只具有置0置1的功能。［判斷題］*對(duì)錯(cuò)V錯(cuò)26、觸發(fā)器的邏輯功能描述方法只有真值表和特征方程兩種。［判斷題］*對(duì)錯(cuò)V27、當(dāng)JK觸發(fā)器的輸入端JK連在一起并置位"1"時(shí),其特征方程為：Qn+1=Qn。［判斷題］*對(duì)V錯(cuò)28、當(dāng)J=K=O時(shí),JK觸發(fā)器具有翻轉(zhuǎn)計(jì)數(shù)功能。［判斷題］*對(duì)錯(cuò)。29、不同邏輯功能的觸發(fā)器不能相互轉(zhuǎn)換。［判斷題］*對(duì)錯(cuò)V30、時(shí)序電路不含有記憶功能的器件。［判斷題］*對(duì)錯(cuò)V31、時(shí)序邏輯電路的輸出狀態(tài)只與該時(shí)刻輸入變量的取值有關(guān)，與電路原來(lái)的輸出狀態(tài)無(wú)關(guān)。［判斷題］對(duì)錯(cuò)V32、加法器屬于組合邏輯電路。［判斷題］對(duì)錯(cuò)V33、編碼器和譯碼器屬于時(shí)序邏輯電路。［判斷題］*對(duì)錯(cuò)V34、基本RS觸發(fā)器在觸發(fā)信號(hào)同時(shí)作用期間，其輸出狀態(tài)不定。［判斷題］*對(duì)，錯(cuò)35、觸發(fā)器沒(méi)有記憶功能。［判斷題］*對(duì)錯(cuò)。36、寄存器屬于組合邏輯電路。［判斷題］*對(duì)錯(cuò)V37、在同步RS觸發(fā)器中，不允許R和S同時(shí)為1。［判斷題］*對(duì)V錯(cuò)38、同步RS觸發(fā)器只有在CP信號(hào)到來(lái)后,才依據(jù)RS信號(hào)的變化來(lái)改變輸出的狀態(tài)。［判斷題］*對(duì)V錯(cuò)39、在時(shí)間和幅度上均不連續(xù)的信號(hào)是數(shù)字信號(hào)，所以語(yǔ)音信號(hào)是數(shù)字信號(hào)。［判斷題］*對(duì)錯(cuò)V40、要顯示13,需要4位二進(jìn)制數(shù)。［判斷題］*對(duì)V錯(cuò)41、AB+AC+BC=AB+AC。［判斷題］*對(duì)錯(cuò)V42、D/A轉(zhuǎn)換是將模擬量轉(zhuǎn)換成數(shù)字量。［判斷題］*對(duì)錯(cuò)V43、邏輯真值表、邏輯表達(dá)式、邏輯圖均是邏輯關(guān)系的描述方法。［判斷題］*對(duì)，錯(cuò)44、三極管是電壓放大器件。［判斷題］*對(duì)錯(cuò)V45、邏輯運(yùn)算1+1=1。［判斷題］*對(duì)錯(cuò)V46、邏輯函數(shù)的化簡(jiǎn)方法主要有代數(shù)化簡(jiǎn)法和卡諾圖化簡(jiǎn)法。［判斷題］*對(duì)V錯(cuò)47、輸入是3位二進(jìn)制代碼，LED7段顯示器可以顯示0-9.［判斷題］*對(duì)錯(cuò)V48、組合電路沒(méi)有記憶功能。［判斷題］*對(duì)V錯(cuò)49、全加器只能用于對(duì)兩個(gè)1位二進(jìn)制數(shù)相加。［判斷題］對(duì)錯(cuò)V50、組合邏輯電路具有記憶功能。［判斷題］*對(duì)錯(cuò)文C.6D.1V5、十六進(jìn)制E代表十進(jìn)制（1［單選題］*A.10B.11C.12D.14V6、二進(jìn)制轉(zhuǎn)換為十進(jìn)制的方法是（I［單選題］*A.按權(quán)展開(kāi)求和VB.按權(quán)展開(kāi)求乘積C.按權(quán)展開(kāi)求差D.按權(quán)展開(kāi)求商7、二進(jìn)制與八進(jìn)制相互轉(zhuǎn)換的規(guī)則是一個(gè)八進(jìn)制數(shù)對(duì)應(yīng)（）個(gè)二進(jìn)制。［單選題］*A.1B.2C.3D.4V8、十進(jìn)制數(shù)175轉(zhuǎn)換為十六進(jìn)制的是（\［單選題］*A、OAFHB、ODEHC、OAFHVD、OAAH9、二進(jìn)制加法運(yùn)算下列正確的是（\［單選題］*A.1+1=1OVB.1+O=OC.l+1=2D.0+l=210、字節(jié)是構(gòu)成數(shù)字信息的基本單元,一個(gè)字節(jié)用（）為二進(jìn)制表示。［單選題］*A.4B.4C.6D.8V11、一個(gè)字節(jié)有符號(hào)數(shù)的數(shù)值范圍是（1［單選題］*A.0-255B.—128——127VC.1-256D.以上都不是12、二進(jìn)制數(shù)除以2后，數(shù)據(jù)向（）移動(dòng)一位。［單選題］*A.右VB.左C.前D后13、8421BCD碼是用（）位二進(jìn)制來(lái)表示1位十進(jìn)制數(shù)。［單選題］*B.3C.4VD.514、Y等于A與B的邏輯函數(shù)式是（\［單選題］*A.Y=ABVB.Y=A+BC.Y=A/BD.Y;A&B15、與門在輸入端為（）狀態(tài)下輸出為L(zhǎng)［單選題］*A.00B.01C.10D.11V16、異或門在輸入端為（）狀態(tài)下輸出為1。［單選題］*A.00B.01VC.12D.1317、下列幾種TTL電路中可實(shí)現(xiàn)線與功能的是（、［單選題］*A與非門B.或非門C.異或門D.OC門V18、邏輯運(yùn)算A+A=(I［單選題］*A.0B.1C.AVD.2A19、邏輯運(yùn)算A*A=(\［單選題］*A.0B.1C.AVD.2A20、邏輯運(yùn)算A+0*A+l*A=(I［單選題］*A.0B.1C.AVD.2A21、邏輯符號(hào)表示(1［單選題］*A與門B或門VC.異或門D與非門22、輸入端任意一個(gè)及以上為0時(shí)，輸出為0；輸入全為1時(shí)，輸出為1的電路是：(X［單選題］A.同或B.或門C與門VD異或23、"輸入有1,輸出為0;輸入全0,輸出為1"的邏輯關(guān)系是:（I［單選題］*A.或關(guān)系VB.同或關(guān)系C.與非關(guān)系D.異或關(guān)系24、"輸入相同，輸出為0:輸入相異,輸出為1”的邏輯關(guān)系是:（1［單選題］*A.期E關(guān)系B.同或關(guān)系C.與非關(guān)系D.異或關(guān)系V25、兩輸入與非門的輸入信號(hào)為以下（）組合時(shí)輸出為0。［單選題］*A.0QB.0,1C.1,0D.1,1V26、下列異或運(yùn)算表示式中，正確的表示式是（I［單選題］*A.0e0=lb.oei=ivC.l?0=0D.iei=i27、四個(gè)邏輯變量A、B、C、D組成的最小項(xiàng)ABCD的編號(hào)是（1［單選題］*A.m5B.mlOC.mllVD.ml528、"TTL電路”的含義是（I［單選題］*A.PMOS管與NMOS管組成的互補(bǔ)電路B.二極管-三極管邏輯門電路C.三極管-三極管邏輯門電路VD.二極管-二極管邏輯門電路29、"CMOS電路"的含義是（工［單選題］*A.PMOS管與NMOS管組成的互補(bǔ)電路，B.二極管-三極管邏輯門電路C.三極管-場(chǎng)效應(yīng)管邏輯門電路D.二極管-二極管邏輯門電路30、集電極開(kāi)路門的簡(jiǎn)稱是（\［單選題］*A.OB門B.OE門C.OC門VD.OD門31、二進(jìn)制編碼器的作用是（\［單選題］*A.用進(jìn)制數(shù)碼表示二進(jìn)制數(shù)碼B.用進(jìn)制數(shù)碼表示八進(jìn)制數(shù)碼C.用進(jìn)制數(shù)碼表示不同的信號(hào)D.二進(jìn)制數(shù)碼表示不同的信號(hào)V32、某種二進(jìn)制編碼器的輸入端有8條線,其輸出端（）線。［單選題］*A、1B、2C、3VD、433、八路期§分配器，其地址輸入端有（）個(gè)。［單選題］*A、3VB、4C、6D、834、全加器輸出信號(hào)中的Si表示（\［單選題］*A.進(jìn)位輸出B.本位和VC加位D.被加位35、Qn+l稱為觸發(fā)器的（I［單選題］*A.原態(tài)B.現(xiàn)態(tài)C.次態(tài)VD.狀態(tài)3