第四章 常用集成電路

常用集成電路2

使用最廣泛的中規(guī)模組合邏輯集成電路有二進(jìn)制并行加法器、譯碼器、編碼器、多路選擇器和多路分配器等。一、定義

二進(jìn)制并行加法器：是一種能并行產(chǎn)生兩個(gè)二進(jìn)制數(shù)算術(shù)和的組合邏輯部件。

二進(jìn)制并行加法器

按其進(jìn)位方式的不同，可分為串行進(jìn)位二進(jìn)制并行加法器和超前進(jìn)位二進(jìn)制并行加法器兩種類(lèi)型。

二、類(lèi)型及典型產(chǎn)品

3

1．串行進(jìn)位二進(jìn)制并行加法器：由全加器級(jí)聯(lián)構(gòu)成，高位的進(jìn)位輸出依賴(lài)于低位的進(jìn)位輸入。典型芯片有四位二進(jìn)制并行加法器T692。

四位二進(jìn)制并行加法器T692的結(jié)構(gòu)框圖如下圖所示。

FA3

FA2

FA1

F4

F3

F2

F1

C0

C1

C2

C3

FC4

B1

A1

B2

A2

B3

A3

B4

A4

T692的結(jié)構(gòu)框圖FA4

第七章

中規(guī)模通用集成電路及其應(yīng)用4

串行進(jìn)位二進(jìn)制并行加法器的特點(diǎn)：

被加數(shù)和加數(shù)的各位能同時(shí)并行到達(dá)各位的輸入端，而各位全加器的進(jìn)位輸入則是按照由低位向高位逐級(jí)串行傳遞的，各進(jìn)位形成一個(gè)進(jìn)位鏈。由于每一位相加的和都與本位進(jìn)位輸入有關(guān)，所以，最高位必須等到各低位全部相加完成并送來(lái)進(jìn)位信號(hào)之后才能產(chǎn)生運(yùn)算結(jié)果。顯然，這種加法器運(yùn)算速度較慢，而且位數(shù)越多，速度就越低。如何提高加法器的運(yùn)算速度?必須設(shè)法減小或去除由于進(jìn)位信號(hào)逐級(jí)傳送所花費(fèi)的時(shí)間，使各位的進(jìn)位直接由加數(shù)和被加數(shù)來(lái)決定，而不需依賴(lài)低位進(jìn)位。根據(jù)這一思想設(shè)計(jì)的加法器稱(chēng)為超前進(jìn)位(又稱(chēng)先行進(jìn)位)二進(jìn)制并行加法器。5

四位二進(jìn)制并行加法器T693構(gòu)成思想如下：

2．超前進(jìn)位二進(jìn)制并行加法器：根據(jù)輸入信號(hào)同時(shí)形成各位向高位的進(jìn)位，然后同時(shí)產(chǎn)生各位的和。通常又稱(chēng)為先行進(jìn)位二進(jìn)制并行加法器或者并行進(jìn)位二進(jìn)制并行加法器。典型芯片有四位二進(jìn)制并行加法器T693。

由全加器的結(jié)構(gòu)可知，第i位全加器的進(jìn)位輸出函數(shù)表達(dá)式為

6

當(dāng)i=1、2、3、4時(shí)，可得到4位并行加法器各位的進(jìn)位輸出函數(shù)表達(dá)式為：令（進(jìn)位傳遞函數(shù)）（進(jìn)位產(chǎn)生函數(shù)）則有第七章

中規(guī)模通用集成電路及其應(yīng)用

由于C1～C4是Pi、Gi和C0的函數(shù)，即Ci=f(Pi,Gi,C0),而Pi、Gi又是Ai、Bi的函數(shù)，所以，在提供輸入Ai、Bi和C0之后，可以同時(shí)產(chǎn)生C1～C4。通常將根據(jù)Pi、Gi和C0形成C1～C4的邏輯電路稱(chēng)為先行進(jìn)位發(fā)生器。7

T692、T693芯片的管腳排列圖如右圖所示。

三、四位二進(jìn)制并加法器的外部特性和邏輯符號(hào)

1．外部特性

第七章

中規(guī)模通用集成電路及其應(yīng)用圖中，A4、A3、A2、A1

-------二進(jìn)制被加數(shù)；

B4、B3、B2、B1

-------二進(jìn)制加數(shù)；

F4、F3、F2、F1

------相加產(chǎn)生的和數(shù)；

C0

--------------------來(lái)自低位的進(jìn)位輸入；FC4

-------------------向高位的進(jìn)位輸出。

8

2．邏輯符號(hào)

四位二進(jìn)制并行加法器邏輯符號(hào)如下圖所示。

第七章

中規(guī)模通用集成電路及其應(yīng)用9

二進(jìn)制并行加法器除實(shí)現(xiàn)二進(jìn)制加法運(yùn)算外，還可實(shí)現(xiàn)代碼轉(zhuǎn)換、二進(jìn)制減法運(yùn)算、二進(jìn)制乘法運(yùn)算、十進(jìn)制加法運(yùn)算等功能。

例1用4位二進(jìn)制并行加法器設(shè)計(jì)一個(gè)將8421碼轉(zhuǎn)換成余3碼的代碼轉(zhuǎn)換電路。

四、應(yīng)用舉例

解根據(jù)余3碼的定義可知，余3碼是由8421碼加3后形成的代碼。所以，用4位二進(jìn)制并行加法器實(shí)現(xiàn)8421碼到余3碼的轉(zhuǎn)換，只需從4位二進(jìn)制并行加法器的輸入端A4、A3、A2和A1輸入8421碼，而從輸入端B4、B3、B2和B1輸入二進(jìn)制數(shù)0011，進(jìn)位輸入端C0接上“0”，便可從輸出端F4、F3、F2和F1得到與輸入8421碼對(duì)應(yīng)的余3碼。

第七章

中規(guī)模通用集成電路及其應(yīng)用10

實(shí)現(xiàn)給定功能的邏輯電路圖如下圖所示。

集成電路的分類(lèi)按功能分：數(shù)字電路、模擬電路兩大類(lèi)數(shù)字電路：從門(mén)電路到微處理器、存儲(chǔ)器等多種按半導(dǎo)體制造工藝：雙極型(TTL,LTTL…)MOS(PMOS,NMOS,CMOS…)

目前最常用的工藝:CMOS（互補(bǔ)金屬氧化物半導(dǎo)體）按封裝（外形）分：雙列直插、表面封裝、BGA兩大類(lèi)工藝技術(shù)的特點(diǎn)：集成電路的發(fā)展“集成電路”(IC)是相對(duì)“分立原件”而言的，是所有以半導(dǎo)體工藝將電路集成到一塊芯片的器件總稱(chēng)。半導(dǎo)體制造工藝的發(fā)展帶動(dòng)了集成電路的更新?lián)Q代。VLSI時(shí)代存儲(chǔ)器件制造工藝帶動(dòng)了整個(gè)微處理器的更新?lián)Q代。

集成電路內(nèi)部的連線(xiàn)寬度是主要的指標(biāo):0.8m,0.35m,0.25m,0.18m,0.13m…….集成電路的發(fā)展小規(guī)模（SSI）1965年10個(gè)門(mén)電路以下中規(guī)模（MSI）1970年10－100個(gè)門(mén)/片大規(guī)模（LSI）1976年100－1000個(gè)門(mén)/片超大規(guī)模（VLSI）80年代初1000個(gè)門(mén)以上甚大規(guī)模（ULSI）每隔18個(gè)月集成度翻一翻實(shí)例1實(shí)例2可編程邏輯器件特點(diǎn)1.裝配密度增加，結(jié)構(gòu)簡(jiǎn)化、體積縮小、重量減輕、功耗降低；2.電路數(shù)量大大減少，可靠性高；3.設(shè)計(jì)數(shù)字系統(tǒng)比較容易，維修方便，而且成本低廉，應(yīng)用廣泛。注意：1.掌握集成電路的功能

2.通過(guò)學(xué)習(xí)常用集成電路，掌握認(rèn)識(shí)具體芯片的方法。常用集成電路5.1編碼器5.2譯碼器5.3數(shù)據(jù)選擇器5.4數(shù)值比較器5.5奇偶校驗(yàn)器主要要求：

理解編碼的概念。

理解常用編碼器的類(lèi)型、邏輯功能和使用方法。5.1編碼器

一、編碼器的概念編碼將具有特定含義的信息編成相應(yīng)二進(jìn)制代碼的過(guò)程。實(shí)現(xiàn)編碼功能的電路編碼器(即Encoder)

被編信號(hào)二進(jìn)制代碼編碼器二、編碼器的分類(lèi)輸出功能二進(jìn)制編碼器—輸入2n個(gè)信號(hào)，輸出n位代碼二～十進(jìn)制編碼器—10個(gè)信號(hào)輸入，BCD碼輸出一般編碼器—輸入信號(hào)有約束優(yōu)先編碼器—按優(yōu)先級(jí)別高低編碼代表0～9十個(gè)數(shù)字I1I2I3I4I5I6I7Y0Y1Y23位二進(jìn)制編碼器用n位二進(jìn)制數(shù)碼對(duì)2n個(gè)輸入信號(hào)進(jìn)行編碼的電路。

二進(jìn)制編碼器由圖可寫(xiě)出編碼器的輸出邏輯函數(shù)為由上式可列出真值表為原碼輸出Y0=I1·I3·I5·I7Y2=I4·I5·I6·I7Y1=I2·I3·I6·I7Y0=I1·I3·I5·I7I0省略不畫(huà)8個(gè)需要編碼的輸入信號(hào)輸出

3

位

二進(jìn)制碼I1I2I3I4I5I6I7Y0Y1Y21111000000001101000000101001000000010001000011000001000010000001001000000001000000000001Y0Y1Y2I7I6I5I4I3I2I1I0輸出輸入被編信號(hào)高電平有效。8線(xiàn)

–3線(xiàn)編碼器二—十進(jìn)制編碼器框圖編碼器I0I1I2I9Y3

Y2

Y1

Y0

按鍵產(chǎn)生二進(jìn)制代碼(BCD)二—十進(jìn)制編碼器真值表二—十進(jìn)制編碼器函數(shù)式2、由表寫(xiě)邏輯式,并化為最簡(jiǎn)式。111111111111111或運(yùn)算形式二—十進(jìn)制編碼器函數(shù)式與非式或運(yùn)算形式I1I2I3I4I5I6I7Y0Y1Y2I8I9Y38421BCD碼編碼器二—十進(jìn)制編碼器電路圖將0~9十個(gè)十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制代碼的電路。又稱(chēng)十進(jìn)制編碼器。

I0省略不畫(huà)輸出4位二進(jìn)制代碼I1I2I3I4I5I6I7Y0Y1Y2I8I9Y310線(xiàn)

–4線(xiàn)編碼器電話(huà)室有三種電話(huà)，按由高到低優(yōu)先級(jí)排序依次是火警電話(huà)，急救電話(huà)，工作電話(huà)，要求電話(huà)編碼依次為00、01、10。試設(shè)計(jì)電話(huà)編碼控制電路，要求用集成門(mén)電路實(shí)現(xiàn)。解：（1）根據(jù)題意知，同一時(shí)間電話(huà)室只能處理一部電 話(huà)，用A、B、C分別代表火警、急救、工作三種電話(huà)，電 話(huà)鈴響用1表示，鈴沒(méi)響用0表示。當(dāng)優(yōu)先級(jí)別高的信號(hào)有 效時(shí)，低級(jí)別的則不起作用，這時(shí)用×表示；用Y1、Y2表 示輸出編碼。（2）列真值表輸出輸入000001100001××01×001Y2Y1A

B

C真值表（3）寫(xiě)邏輯表達(dá)式（4）畫(huà)出邏輯電路圖&&11ABY2CY1為何要使用優(yōu)先編碼器？5.1.2優(yōu)先編碼器1111000000001101000000101001000000010001000011000001000010000001001000000001000000000001Y0Y1Y2I7I6I5I4I3I2I1I0輸出輸入允許同時(shí)輸入數(shù)個(gè)編碼信號(hào)，并只對(duì)其中優(yōu)先權(quán)最高的信號(hào)進(jìn)行編碼輸出的電路。普通編碼器在任何時(shí)刻只允許一個(gè)輸入端請(qǐng)求編碼，否則輸出發(fā)生混亂。CT74LS147I8I1I2I3I4I5I6I7Y0Y1Y2Y3I9二

-

十進(jìn)制優(yōu)先編碼器CT74LS147

I9=1，I8=0時(shí)，不論I0~I7為0還是

1，電路只對(duì)I8進(jìn)行編碼，輸出反碼0111。反碼輸出被編信號(hào)輸入，(省略了I0)，低電平有效。0111111111110101111111110×00111111110××1101111110×××010111110××××10011110×××××0001110××××××111010×××××××01100××××××××1111111111111Y0Y1Y2Y3I9I8I7I6I5I4I3I2I1輸出輸入

I9=0時(shí)，不論其他Ii為0

還是1，電路只對(duì)I9進(jìn)行編碼，輸出Y3Y2Y1Y0=0110，為反碼，其原碼為1001。111010×××××××01100××××××××1111111111111無(wú)編碼請(qǐng)求Y3Y2Y1Y0=1111依次類(lèi)推CT74LS147I8I1I2I3I4I5I6I7Y0Y1Y2Y3I9被編信號(hào)優(yōu)先級(jí)別從高到低依次為

I9、I8、I7、I6、I5、

I4、I3、I2、I1、I0。74LS148的符號(hào)圖和管腳圖IEGSOE三線(xiàn)-八線(xiàn)編碼器1.IE為使能輸入端，也為選用輸入端，(低電平有效)當(dāng)EI為高電平時(shí)，所有的輸入端均被封所在高電平；2.OE為使能輸出端(低電平有效)3.GS為優(yōu)先編碼工作標(biāo)志(低電平有效)4.該電路為反碼輸出1011111111E0X10XXXXXXX01111XXXXXXX1100000000GS111111110711111111101111111110110111110010111110X01001110XX0011110XXX001010XXXX00010XXXXX0000XXXXXX0A2A1A0

654321(A2,A1,A0用反碼編碼，Gs為編碼輸出，Eo為使能輸出,Ei為使能輸入)76543210用公式化簡(jiǎn)：A＋AB＝A＋B(E0＝0，表示本片沒(méi)有編碼，多片相連時(shí)低位可以編碼)圖4.14所示為利用74LS148編碼器監(jiān)視8個(gè)化學(xué)罐液面的報(bào)警編碼電路。若8個(gè)化學(xué)罐中任何一個(gè)的液面超過(guò)預(yù)定高度時(shí)，其液面檢測(cè)傳感器便輸出一個(gè)0電平到編碼器的輸入端。編碼器輸出3位二進(jìn)制代碼到微控制器。此時(shí)，微控制器僅需要3根輸入線(xiàn)就可以監(jiān)視八個(gè)獨(dú)立的被測(cè)點(diǎn)。微控制器報(bào)警編碼電路★74LS1488-3線(xiàn)優(yōu)先編碼器

應(yīng)用1左圖所示為利用74LS148編碼器監(jiān)視8個(gè)化學(xué)罐液面的報(bào)警編碼電路。若8個(gè)化學(xué)罐中任何一個(gè)的液面超過(guò)預(yù)定高度時(shí)，其液面檢測(cè)傳感器便輸出一個(gè)0電平到編碼器的輸入端。編碼器輸出3位二進(jìn)制代碼到微控制器。此時(shí)，微控制器僅需要3根輸入線(xiàn)就可以監(jiān)視八個(gè)獨(dú)立的被測(cè)點(diǎn)。微控制器報(bào)警編碼電路★74LS1488-3線(xiàn)優(yōu)先編碼器

應(yīng)用主要要求：

理解譯碼的概念。

掌握二進(jìn)制譯碼器CT74LS138的邏輯功能和使用方法。6.4譯碼器

理解其他常用譯碼器的邏輯功能和使用方法。掌握用二進(jìn)制譯碼器實(shí)現(xiàn)組合邏輯電路的方法。一、譯碼的概念與類(lèi)型

譯碼是編碼的逆過(guò)程。

將表示特定意義信息的二進(jìn)制代碼翻譯出來(lái)。實(shí)現(xiàn)譯碼功能的電路

譯碼器二進(jìn)制譯碼器二-十進(jìn)制譯碼器

數(shù)碼顯示譯碼器譯碼器(即Decoder)

二進(jìn)制代碼

與輸入代碼對(duì)應(yīng)的特定信息

譯碼器二、二進(jìn)制譯碼器將輸入二進(jìn)制代碼譯成相應(yīng)輸出信號(hào)的電路。n位

二進(jìn)制代碼

2n位

譯碼輸出二進(jìn)制譯碼器譯碼輸出100011010001001010000100Y3Y2Y1Y0A0A1譯碼輸入譯碼輸出高電平有效譯碼輸出011111101101110110111000Y3Y2Y1Y0A0A1譯碼輸入0000譯碼輸出低電平有效2-4線(xiàn)譯碼器電路與工作原理演示(一)3線(xiàn)－8線(xiàn)譯碼器CT74LS138簡(jiǎn)介

CT74LS138A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7S3S2S1Y0Y1Y2Y3Y4Y5Y6Y7邏輯功能示意圖

(一)

3線(xiàn)－8線(xiàn)譯碼器CT74LS138簡(jiǎn)介

3位二進(jìn)制碼輸入端8個(gè)譯碼輸出端低電平有效。使能端S1高電平有效，

S2、S3低電平有效，即當(dāng)S1=1，

S2=S3=0時(shí)譯碼，否則禁止譯碼。0111111111101101111110110111011111101011110111100101111101111100111111011010011111110110001111111100000111111111××××011111111×××1×Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2S2+S3S1輸出輸入CT74LS138

真值表允許譯碼器工作禁止譯碼

Y7~Y0由輸入二進(jìn)制碼A2、A1、A0的取值決定。011111111111111111010101010101010100010000000000輸出邏輯函數(shù)式Y(jié)0=A2A1A0=m0Y1=A2A1A0=m1Y2=A2A1A0=m2Y3=A2A1A0=m3Y4=A2A1A0=m4Y5=A2A1A0=m5Y6=A2A1A0=m6Y7=A2A1A0=m700001000Y0=A2A1A0=m0Y1=A2A1A0=m1二進(jìn)制譯碼器能譯出輸入變量的全部取值組合，故又稱(chēng)變量譯碼器，也稱(chēng)全譯碼器。其輸出端能提供輸入變量的全部最小項(xiàng)。

(二)用二進(jìn)制譯碼器實(shí)現(xiàn)組合邏輯函數(shù)(二)

用二進(jìn)制譯碼器實(shí)現(xiàn)組合邏輯函數(shù)由于二進(jìn)制譯碼器的輸出端能提供輸入變量的全部最小項(xiàng)，而任何組合邏輯函數(shù)都可以變換為最小項(xiàng)之和的標(biāo)準(zhǔn)式，因此用二進(jìn)制譯碼器和門(mén)電路可實(shí)現(xiàn)任何組合邏輯函數(shù)。當(dāng)譯碼器輸出低電平有效時(shí)，多選用與非門(mén)；譯碼器輸出高電平有效時(shí)，多選用或門(mén)。由于有A、B、C三個(gè)變量，故選用3線(xiàn)

-8線(xiàn)譯碼器。解：(1)根據(jù)邏輯函數(shù)選擇譯碼器[例]試用譯碼器和門(mén)電路實(shí)現(xiàn)邏輯函數(shù)選用3線(xiàn)-8線(xiàn)譯碼器CT74LS138，并令A(yù)2=A，A1=B，A0=C。(2)將函數(shù)式變換為標(biāo)準(zhǔn)與-或式(3)根據(jù)譯碼器的輸出有效電平確定需用的門(mén)電路ABCYY1Y0Y3Y4Y2Y5Y6Y71S1S2S3A0A1A2CT74LS138(4)畫(huà)連線(xiàn)圖Y&CT74LS138輸出低電平有效，，i=0~7因此，將Y函數(shù)式變換為采用5輸入與非門(mén)，其輸入取自Y1、Y3、Y5、Y6和Y7。[例]試用譯碼器實(shí)現(xiàn)全加器。解：(1)分析設(shè)計(jì)要求，列出真值表設(shè)被加數(shù)為Ai

，加數(shù)為Bi

，低位進(jìn)位數(shù)為Ci-1。輸出本位和為Si

，向高位的進(jìn)位數(shù)為Ci

。列出全加器的真值表如下：1111110011101010100110110010100110000000CiSiCi-1BiAi輸出輸入(3)選擇譯碼器選用3線(xiàn)–8線(xiàn)譯碼器CT74LS138。并令A(yù)2=Ai，A1=Bi，A0=Ci-1。(2)根據(jù)真值表寫(xiě)函數(shù)式Y(jié)1Y0Y3Y4Y2Y5Y6Y71S1S2S3AiSiCi-1A0A1A2CT74LS138CiBi(4)根據(jù)譯碼器的輸出有效電平確定需用的門(mén)電路(5)畫(huà)連線(xiàn)圖Ci&Si&CT74LS138輸出低電平有效，，i=0~7因此，將函數(shù)式變換為CT74LS138(1)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7S3S2S1Y0Y1Y2Y3Y4Y5Y6Y7CT74LS138(2)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7S3S2S1Y8Y9Y10Y11Y12Y13Y14Y15A2A1A0EA31(三)譯碼器的擴(kuò)展

A3A2A1A0低位片高位片(三)譯碼器的擴(kuò)展

例如兩片CT74LS138組成的4線(xiàn)–16線(xiàn)譯碼器。16個(gè)譯碼輸出端4位二進(jìn)制碼輸入端低3位碼從各譯碼器的碼輸入端輸入。A2A1A0A2A1A0A2A1A0S11S2A3S1S3S3S2E高位碼A3與高位片STA端和低位片STB端相連，因此，A3=0時(shí)低位片工作，A3=1時(shí)高位片工作。STA不用，應(yīng)接有效電平1。作4線(xiàn)–16線(xiàn)譯碼器使能端，低電平有效。CT74LS138組成的4線(xiàn)–16線(xiàn)譯碼器工作原理E=1時(shí)，兩個(gè)譯碼器都不工作，輸出Y0~Y15都為高電平1。(1)A3=0時(shí)，高位片不工作，低位片工作，譯出與輸入0000~0111分別對(duì)應(yīng)的8個(gè)輸出信號(hào)Y0~Y7。(2)A3=1時(shí)，低位片不工作，高位片工作，譯出與輸入1000~1111分別對(duì)應(yīng)的

8

個(gè)輸出信號(hào)

Y8~

Y15。E=0時(shí)，允許譯碼。CT74LS138(1)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7S3S2S1Y0Y1Y2Y3Y4Y5Y6Y7CT74LS138(2)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7S3S2S1Y8Y9Y10Y11Y12Y13Y14Y15A2A1A0EA31A3A2A1A0低位片高位片A2A1A0A2A1A0A2A1A0S11S2A3S1S3S3S2E將BCD碼的十組代碼譯成0~9十個(gè)對(duì)應(yīng)輸出信號(hào)的電路，又稱(chēng)4線(xiàn)–10線(xiàn)譯碼器。三、二－十進(jìn)制譯碼器8421BCD碼輸入端，從高位到低位依次為A3、A2、A1和A0。10個(gè)譯碼輸出端，低電平0有效。4線(xiàn)-10線(xiàn)譯碼器CT74LS42邏輯示意圖Y1Y0Y3Y4Y2Y5Y6Y7Y8Y9A0A1A2CT74LS42A3111111111111111111111111011111111111111011111111111100111111111111110111111111110101偽碼011111111110019101111111100018110111111111107111011111101106111101111110105111110111100104111111011111003111111101101002111111110110001111111111000000Y9Y8Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2A3輸出輸入十進(jìn)制數(shù)4線(xiàn)-10線(xiàn)譯碼器CT74LS42真值表00000010001001000111100110101000101100010000000000111111111111111111111111111111111111111111111111111111111111111101111011001111010101偽碼015.2.3數(shù)字顯示譯碼器在數(shù)字系統(tǒng)中，常需要將運(yùn)算結(jié)果用人們習(xí)慣的十進(jìn)制顯示出來(lái)，這就要用到顯示譯碼器。二-十進(jìn)制編碼顯示譯碼器顯示器件

分段式按顯示方式分點(diǎn)陣式

半導(dǎo)體顯示器熒光數(shù)碼管液晶顯示器

按發(fā)光物質(zhì)分分類(lèi)液晶顯示器件(LCD)LCD是一種平板薄型顯示器件，驅(qū)動(dòng)電壓低，工作電流非常小，配合CMOS電路可以組成微功耗系統(tǒng)。半導(dǎo)體數(shù)碼管（LED）外形圖按內(nèi)部連接方式不同，七段數(shù)字顯示器分為

共陽(yáng)極

和共陰極

兩種。小數(shù)點(diǎn)abcdefgabcde=0f=0g共陰極e=0f=0共陽(yáng)極低有效高有效七段顯示譯碼器的設(shè)計(jì)顯示譯碼器abcdefgabcdefgA3A2A1A0R功能表000101100000010110110100001111110DCBAabcdefg09(8421)00111111001010001100110101101101101101011111100011111111001111101101111110000abcdefg★A3~A0是字型譯碼器輸入的BCD地址代碼?！颵a

~Yg表示字型譯碼器的段位顯示代碼。并規(guī)定燈亮為“1”，不亮為“0”。所以輸出為高電平，可以驅(qū)動(dòng)共陰極LED數(shù)碼管?！餆魷y(cè)試輸入端★消隱輸入端★滅“0”輸入端★滅“0”輸出端控制端：表示消隱輸入/滅0輸出端。7448功能表：abcdefg

從功能表中看出：表中列出輸入BCD代碼的前十個(gè)狀態(tài)與Ya~Yb十個(gè)字型對(duì)應(yīng)關(guān)系外，還規(guī)定了輸入為1010~1111這六個(gè)狀態(tài)下的顯示字型。

燈測(cè)試輸入端主要用于檢查L(zhǎng)ED的好壞。

消隱輸入端（與滅“0”輸出端共用）

滅“0”輸入端，熄滅無(wú)意義的0

滅“0”輸出端與（滅“0”輸入端配合使用）0時(shí)，輸出a~g全“1”七段全亮。1時(shí)，正常譯碼。0時(shí)，不管輸入何種狀態(tài)，輸出全01時(shí)，正常譯碼。0時(shí)，滅掉不要顯示的0，001→11時(shí)，顯示0,不滅中間0。101→101A3~A0=0000當(dāng)：（功能表倒數(shù)第二行）表示本位應(yīng)顯示的0已經(jīng)滅掉。功能擴(kuò)展應(yīng)用將滅0輸出和滅0輸入配合使用，可以實(shí)現(xiàn)多位數(shù)碼顯示的滅0控制。

例：用八位譯碼、顯示器和規(guī)定小數(shù)點(diǎn)位構(gòu)成具有滅0功能的十進(jìn)制顯示器?！璕BIRBO…RBIRBO…RBIRBO…RBIRBO…RBIRBO…RBIRBO…RBIRBO…RBIRBO·11

在數(shù)字系統(tǒng)傳輸過(guò)程中，有時(shí)要從一組輸入數(shù)據(jù)中，選擇出某一個(gè)數(shù)據(jù)，完成這種功能的邏輯電路稱(chēng)作數(shù)據(jù)選擇器（或稱(chēng)為多路選擇開(kāi)關(guān)）。

數(shù)據(jù)選擇器是一個(gè)多輸入，單輸出的組合邏輯電路。1、數(shù)據(jù)選擇器的設(shè)計(jì)例：用小規(guī)模電路設(shè)計(jì)4選1數(shù)據(jù)選擇器什么是4選1？用開(kāi)關(guān)來(lái)表示。00011011

在地址碼的控制下，從D0～D4中任選一個(gè)送到公共輸出端Y。真值表：111&&&&≥15.3數(shù)據(jù)選擇器2、中規(guī)模TTL集成電路74LS153雙4選1數(shù)據(jù)選擇器工作原理&≥1&≥1111111雙四選一原理圖:D10D20D11D12D13D21D22D23Y1Y2雙刀四擲開(kāi)關(guān)(L)(R)選通控制端S為低電平有效，即S=0時(shí)芯片被選中，處于工作狀態(tài)；S=1時(shí)芯片被禁止，Y≡0。將四選一擴(kuò)大為八選一°1°1A1

A0

°°ED0

D1

D2

D3A1A0ED3D2D1D0F1

F2

FD3D2D1D0D4

D5

D6

D7

≥1A2﹙a﹚

圖

四選一四選一ⅠⅡA1A0°101234567012YENMUX(2)D8D15D23D1601234567012YENMUX(3)A0A1A2A3A4012301ENMUXY01234567012YMUX(1)D0D1D2D3D4D5D6D7END3201234567012YENMUX(4)D24例如：A4A3A2A1A0=11101在A2A1A0地址碼作用下，四片8選1都有輸出，總輸出由高位地址碼A4A3決定。11101D5D13D21D29D29用四片8選1數(shù)據(jù)選擇器和一片4選1構(gòu)成32選1數(shù)據(jù)選擇器。數(shù)據(jù)選擇器的應(yīng)用：☆選擇輸出信號(hào)☆實(shí)現(xiàn)時(shí)分多路通訊☆實(shí)現(xiàn)組合邏輯函數(shù)A1

A0

A0

A1D0

D1

D1

D3

D3

D0

D2

D2

數(shù)

據(jù)

選

擇

器

數(shù)

據(jù)

分

配

器

同步

與數(shù)據(jù)分配器組成時(shí)分傳輸系統(tǒng)A1A000D0D001D1D110D2D211D3D3這樣可將并行數(shù)據(jù)變?yōu)榇羞M(jìn)行傳送，接收時(shí)將串行轉(zhuǎn)變?yōu)椴⑿小Ｒ虼?，?jié)省設(shè)備。數(shù)字通信常采用此種傳送方法。72

類(lèi)似地，可以寫(xiě)出2n路選擇器的輸出表達(dá)式為式中，mi為選擇控制變量An-1，An-2，…，A1，A0組成的最小項(xiàng)；Di為2n路輸入中的第i路數(shù)據(jù)輸入，取值0或1。3．應(yīng)用舉例

多路選擇器除完成對(duì)多路數(shù)據(jù)進(jìn)行選擇的基本功能外，在邏輯設(shè)計(jì)中主要用來(lái)實(shí)現(xiàn)各種邏輯函數(shù)功能。

(1)用具有n個(gè)選擇變量的多路選擇器實(shí)現(xiàn)n個(gè)變量函數(shù)73

一般方法：

將函數(shù)的n個(gè)變量依次連接到MUX的n個(gè)選擇變量端，并將函數(shù)表示成最小項(xiàng)之和的形式。若函數(shù)表達(dá)式中包含最小項(xiàng)mi，則相應(yīng)MUX的Di接1，否則Di接0。

例1用多路選擇器實(shí)現(xiàn)以下邏輯函數(shù)的功能：F(A,B,C)=∑m(2,3,5,6)

解由于給定函數(shù)為一個(gè)三變量函數(shù)故可采用8路數(shù)據(jù)選擇器實(shí)現(xiàn)其功能。

具體實(shí)現(xiàn)：將變量A、B、C依次作為8路數(shù)據(jù)選擇器的選擇變量，令8路數(shù)據(jù)選擇器的D0=D1=D4=D7=0，而D2=D3=D5=D6=1即可。74

該方法可通過(guò)比較8路數(shù)據(jù)選擇器的輸出表達(dá)式和給定函數(shù)表達(dá)式得到驗(yàn)證。

據(jù)此可作出用8路選擇器實(shí)現(xiàn)給定函數(shù)的邏輯電路圖，如右圖所示。上述方案給出了用具有n個(gè)選擇控制變量的多路選擇器實(shí)現(xiàn)n個(gè)變量函數(shù)的一般方法。75

邏輯函數(shù)F的表達(dá)式為比較上述兩個(gè)表達(dá)式可知：要使W=F，只需令A(yù)2=A,A1=B,A0=C且D0=D1=D4=D7=0，而D2=D3=D5=D6=1即可。八路數(shù)據(jù)選擇器的輸出函數(shù)表達(dá)式為：76

77

78

79

當(dāng)函數(shù)的變量數(shù)比MUX的選擇控制變量數(shù)多兩個(gè)以上時(shí)，一般需要加適當(dāng)?shù)倪壿嬮T(mén)輔助實(shí)現(xiàn)。在確定各數(shù)據(jù)輸入時(shí)，通常借助卡諾圖。

(3)用具有n個(gè)選擇控制變量的多路選擇器實(shí)現(xiàn)n+1個(gè)以上變量的函數(shù)

例3用4路選擇器實(shí)現(xiàn)4變量邏輯函數(shù)

F(A,B,C,D)=∑m(1,2,4,9,10,11,12,14,15)的邏輯功能。

解用4路選擇器實(shí)現(xiàn)該函數(shù)時(shí)，應(yīng)從函數(shù)的4個(gè)變量中選出2個(gè)作為MUX的選擇控制變量。原則上講，這種選擇是任意的，但選擇合適時(shí)可使設(shè)計(jì)簡(jiǎn)化。

80

①選用變量A和B作為選擇控制變量

假定選用變量A和B作為選擇控制變量，首先作出函數(shù)的卡諾圖如圖(a)所示。圖中，