計算機組成原理第3章zy

第三章系統(tǒng)總線3.1總線的基本概念3.2總線的分類3.3總線特性及性能指標(biāo)3.4總線結(jié)構(gòu)3.5總線控制計算機系統(tǒng)中存儲器、CPU等功能部件之間必須互聯(lián)，才能組成計算機系統(tǒng)。部件之間的互聯(lián)方式:分散連接：各部件之間通過單獨的連線互聯(lián)總線連接：將各個部件連接到一組公共信息傳輸線上?？偩€結(jié)構(gòu)的兩個主要優(yōu)點是靈活：體現(xiàn)在新加部件可以很容易地加到總線上并且部件可以在使用相同總線的計算機系統(tǒng)之間互換低成本?，F(xiàn)代計算機普遍使用的是總線互聯(lián)結(jié)構(gòu)。3.1總線的基本概念一、什么是總線二、總線上信息的傳送總線是連接各個部件的信息傳輸線是各個部件共享的傳輸介質(zhì)串行并行總線通常由許多傳輸線或通路構(gòu)成，在并行傳輸條件下，每條線可傳輸一位二進(jìn)制信息，若干條線可同時傳輸多位二進(jìn)制信息。三、總線結(jié)構(gòu)計算機舉例1.面向CPU的雙總線結(jié)構(gòu)框圖中央處理器CPUI/O總線M總線3.1主存儲器

M.MI/O接口

外部設(shè)備1

外部設(shè)備2……I/O接口I/O接口

外部設(shè)備n單總線（系統(tǒng)總線）2.單總線結(jié)構(gòu)框圖CPUM.MI/O接口

外部設(shè)備1

外部設(shè)備2I/O接口…

外部設(shè)備nI/O接口…3.13.以存儲器為中心的雙總線結(jié)構(gòu)框圖系統(tǒng)總線M.MCPUI/O接口

外部設(shè)備1…

外部設(shè)備nI/O接口…存儲總線3.13.2總線的分類3.2.1片內(nèi)總線3.2.2系統(tǒng)總線芯片內(nèi)部的總線數(shù)據(jù)總線地址總線控制總線雙向與機器字長、存儲字長有關(guān)單向與存儲地址、I/O地址有關(guān)有出有入計算機各大部件之間的信息傳輸線存儲器讀、存儲器寫總線允許、中斷確認(rèn)中斷請求、總線請求3.2.3通信總線串行通信總線并行通信總線傳輸方式3.2用于計算機系統(tǒng)之間或計算機系統(tǒng)與其他系統(tǒng)（如控制儀表、移動通信等）之間的通信適于遠(yuǎn)距離傳送，可從幾米到達(dá)數(shù)千米。適于近距離傳送，通常小于30米。3.3總線特性及性能指標(biāo)CPU插件板M.M插件板I/O插件板總線物理實現(xiàn)BUS1.機械特性2.電氣特性3.功能特性4.時間特性3.3.1總線特性尺寸形狀傳輸方向和有效的電平范圍每根傳輸線的功能信號的時序關(guān)系3.3地址數(shù)據(jù)控制是指總線在機械物理連接上的特性。包括連線類型、數(shù)量、接插件的幾何尺寸和形狀以及引腳線的排列等。指總線的每一條信號線的信號傳遞方向、信號的有效電平范圍。通常規(guī)定由CPU發(fā)出的信號為輸出信號，送入CPU的信號為輸入信號。不同的控制線功能不同，如地址線用來傳輸?shù)刂沸畔?，?shù)據(jù)線用來傳輸數(shù)據(jù)信息，控制線用來發(fā)出控制信息。指總線中任一根傳輸線在什么時間內(nèi)有效，以及每根線產(chǎn)生的信號之間的時序關(guān)系。三、總線的性能指標(biāo)1.總線寬度2.標(biāo)準(zhǔn)傳輸率3.時鐘同步/異步4.總線復(fù)用5.信號線數(shù)6.總線控制方式7.其他指標(biāo)數(shù)據(jù)線的根數(shù)：每秒傳輸?shù)淖畲笞止?jié)數(shù)（MB／s）指總線在單位時間內(nèi)所能達(dá)到的最高傳輸速率，單位是MB/S。它是衡量總線性能的重要技術(shù)指標(biāo)。同步、不同步地址線與數(shù)據(jù)線復(fù)用地址線、數(shù)據(jù)線和控制線的總和負(fù)載能力即驅(qū)動能力、電源電壓、總線寬度能否擴展等。突發(fā)工作、自動配置、仲裁方式、邏輯方式、計數(shù)方式等。3.3例1某網(wǎng)絡(luò)每秒發(fā)出30次訪問請求，每次請求的數(shù)據(jù)量為64KB。問100M的網(wǎng)絡(luò)能否承受該訪問？解：30*64K*8=15360Kb=15Mb<100MbISAEISAVL-BUSPCI模塊系統(tǒng)總線標(biāo)準(zhǔn)四、總線標(biāo)準(zhǔn)系統(tǒng)模塊3.3標(biāo)準(zhǔn)界面ISA/EISAISA總線是IBM公司為286計算機制定的工業(yè)標(biāo)準(zhǔn)總線。該總線的總線寬度是16位，總線頻率為8MHz。EISA（ExtendedIndustryStandardArchitecture即擴展工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)總線）是為32位中央處理器（386、486、586等等）設(shè)計的總線擴展工業(yè)標(biāo)準(zhǔn)。EISA總線包括ISA總線的所有性能外，還把總線寬度從16位擴展到32位、總線頻率從8.3MHz提高到16MHzISA總線VESAvideoelectronicsstandardassociation1）VESA總線是1992年由60家附件卡制造商聯(lián)合推出的一種局部總線，簡稱為VL(VESAlocalbus)總線2）該總線系統(tǒng)考慮到CPU與主存和Cache的直接相連，通常把這部分總線稱為CPU總線或主總線，其他設(shè)備通過VL總線與CPU總線相連，所以VL總線被稱為局部總線。3)數(shù)據(jù)、地址總線寬度均為32位。尋址空間為4GB?？偩€最高傳輸率為132MB/S.4)是一種高速、高效的局部總線，可支持386SX、386DX、486SX、486DX及奔騰微處理器。PCIPCI（PeripheralComponentInterconnect即連接外部設(shè)備的計算機內(nèi)部總線）是美國SIG（即美國計算機協(xié)會專業(yè)集團）推出的新一代64位總線。該總線的最高總線頻率為33MHz，數(shù)據(jù)傳輸率為80Mbyte/s(峰值傳輸率為132Mbyte/s)。早期的486系列計算機主板采用ISA總線和EISA總線，而奔騰（Pentium）或586系列計算機主板采用了PCI總線和EISA總線。PCI總線特點支持總線主控技術(shù)，允許智能設(shè)備在適當(dāng)?shù)臅r候取得總線控制權(quán)以加速數(shù)據(jù)傳輸和對高度專門化任務(wù)的支持。支持猝發(fā)傳輸模式.PCI能在極短時間內(nèi)發(fā)送大量數(shù)據(jù)。不受CPU速度和結(jié)構(gòu)的限制。與ISA／EISA／MCA兼容。預(yù)留擴展空間，支持64b數(shù)據(jù)和地址。設(shè)有特別的緩存，實現(xiàn)外設(shè)與CPU隔離，外設(shè)或CPU的單獨升級都不會帶來問題。數(shù)據(jù)寬度32b，時鐘頻率33MHz時，最大數(shù)據(jù)傳輸速率為133MB/s。同步時序、集中式仲裁PCI總線局限性多PCI設(shè)備共享總線的帶寬。多PCI設(shè)備共享一組信號線，因此受插板插入位置的影響，會產(chǎn)生微妙的信號畸變。實際上在33MHz的PCI總線情況下，只能用到4個插槽；在66MHz下，只能用到2個插槽。在PCI總線中是采用內(nèi)存映射I/O，這也影響了系統(tǒng)的整體性能。CPU讀寫動作頻率要與PCI總線的動作頻率同步，所以就延緩了CPU指令的執(zhí)行速度。

AGP總線就是局部總線的一種。AGP（AcceleratedGraphicsPort）即高速圖形接口。專用于連接主板上的控制芯片和AGP顯示適配卡，為提高視頻帶寬而設(shè)計的總線規(guī)范。AGP不但可以帶來更快的視頻性能，而且還允許AGP顯卡直接訪問系統(tǒng)內(nèi)存大大緩解了對于顯存容量的需要，有效的控制了顯卡的制造成本。

AGP3.4總線結(jié)構(gòu)一、單總線結(jié)構(gòu)單總線（系統(tǒng)總線）CPUM.MI/O接口

外部設(shè)備1

外部設(shè)備2I/O接口…

外部設(shè)備nI/O接口…單總線結(jié)構(gòu)特點a.訪內(nèi)和訪外指令相同,由地址來處分,減少了一類I/O指令b.總線簡單，使用靈活，易于擴展c.所有設(shè)備分時工作，適用于慢速的小型或微型計算機系統(tǒng)中d.適用于高速外設(shè)的情況e.任意兩外設(shè)之間可以直接交換信息(其中主設(shè)備需有總線控制能力)1.雙總線結(jié)構(gòu)具有特殊功能的處理器由通道對I/O統(tǒng)一管理通道I/O接口設(shè)備n

……I/O接口設(shè)備0

CPU主存主存總線I/O總線二、多總線結(jié)構(gòu)3.4雙總線結(jié)構(gòu)特點在單總線結(jié)構(gòu)的基礎(chǔ)上增加主存總線組成a.由于外設(shè)和內(nèi)存分處與不同總線，分訪內(nèi)和訪外指令。b.主存總線的增加減輕了系統(tǒng)總線的負(fù)擔(dān)，提高了并行性。c.仍然保持了單總線結(jié)構(gòu)的系統(tǒng)簡單、易于擴充的優(yōu)點。2.三總線結(jié)構(gòu)主存總線DMA總線I/O總線CPU

主存設(shè)備1設(shè)備n高速外設(shè)I/O接口I/O接口I/O接口……3.4三總線結(jié)構(gòu)特點在雙總線結(jié)構(gòu)的基礎(chǔ)上增加I/O總線組成a.由于外設(shè)和內(nèi)存分處與不同總線，分訪內(nèi)和訪外指令。b.并行性進(jìn)一步提高，通道處理機分擔(dān)了部分CPU的I/O功能。3.三總線結(jié)構(gòu)的又一形式3.4局域網(wǎng)系統(tǒng)總線CPUCache局部總線擴展總線接口擴展總線Modem串行接口SCSI局部I/O控制器主存小型計算機接口4.四總線結(jié)構(gòu)主存擴展總線接口局域網(wǎng)SCSI多媒體CPU調(diào)制解調(diào)器串行接口FAX系統(tǒng)總線局部總線高速總線擴展總線圖形Cache/橋3.41.傳統(tǒng)微型機總線結(jié)構(gòu)三、總線結(jié)構(gòu)舉例存儲器SCSIII控制器主存控制器ISAEISA8MHz16位數(shù)據(jù)通路標(biāo)準(zhǔn)總線控制器33MHz32位數(shù)據(jù)通路系統(tǒng)總線調(diào)制解調(diào)器多媒體高速局域網(wǎng)高性能圖形CPU…3.42.VL-BUS局部總線結(jié)構(gòu)33MHz的32位數(shù)據(jù)通路系統(tǒng)總線ISAEISA多媒體高速局域網(wǎng)高性能圖形調(diào)制解調(diào)器圖文傳真8MHz的16位數(shù)據(jù)通路標(biāo)準(zhǔn)總線控制器CPU主存控制器存儲器局部總線控制器

SCSIⅡ控制器VLBUS……3.43.PCI總線結(jié)構(gòu)CPU多媒體PCI橋高速局域網(wǎng)高性能圖形調(diào)制解調(diào)器圖文傳真PCI總線系統(tǒng)總線33MHz的32位數(shù)據(jù)通路8MHz的16位數(shù)據(jù)通路ISAEISA標(biāo)準(zhǔn)總線控制器SCSIⅡ

控制器存儲器3.44.多層PCI總線結(jié)構(gòu)PCI總線2存儲器橋0橋4PCI設(shè)備橋5總線橋橋3橋1設(shè)備橋2第一級橋第二級橋第三級橋PCI總線4PCI總線5PCI總線3PCI總線1PCI總線0存儲器總線

標(biāo)準(zhǔn)總線CPU3.4當(dāng)代流行的總線——其內(nèi)部結(jié)構(gòu)如圖北橋南橋3.5總線控制一、總線判優(yōu)控制總線判優(yōu)控制分布式集中式主設(shè)備(模塊)對總線有控制權(quán)從設(shè)備(模塊)響應(yīng)從主設(shè)備發(fā)來的總線命令1.基本概念鏈?zhǔn)讲樵冇嫈?shù)器定時查詢獨立請求方式2.鏈?zhǔn)讲樵兎绞娇偩€控制部件I/O接口0…BSBRI/O接口1I/O接口n…BG數(shù)據(jù)線地址線BS

-總線忙BR-總線請求BG-總線同意3.5I/O接口1?工作過程分析:設(shè)備N向總線控制器發(fā)總線使用請求總線控制器檢查BS信號若BS=0總線控制器發(fā)BG信號BG按照設(shè)備的物理連接次序查詢,直到找到第一個發(fā)出BR的設(shè)備置BS=1.?

如果有2個設(shè)備都發(fā)出了總線使用請求,此時響應(yīng)哪一個設(shè)備?離總線控制器近的設(shè)備.?優(yōu)點:a.設(shè)備擴充容易。b.控制器簡單?缺點:a.優(yōu)先級由設(shè)備的物理位置確定，設(shè)置不靈活，優(yōu)先級低的設(shè)備很難獲得請求。b.單點故障明顯c.響應(yīng)速度慢0BS

-總線忙BR-總線請求總線控制部件數(shù)據(jù)線地址線I/O接口0…BSBRI/O接口1I/O接口n設(shè)備地址3.計數(shù)器定時查詢方式I/O接口13.5計數(shù)器設(shè)備地址1?工作過程分析:設(shè)備N向總線控制器發(fā)總線使用請求總線控制器檢查BS信號若BS=0計數(shù)器開始計數(shù)當(dāng)計數(shù)值等于發(fā)出BR請求的設(shè)備號時，設(shè)備得到總線使用權(quán)置BS=1?

設(shè)備的優(yōu)先級別能否改變，若能，則如何改變?改變計數(shù)器的計數(shù)初始值.?優(yōu)點:a.不存在單點故障b.優(yōu)先級改變靈活(

如何體現(xiàn)？)?缺點:a.設(shè)備擴充較困難(增加計數(shù)線數(shù)量)，復(fù)雜性提高。b.響應(yīng)速度較慢排隊器排隊器4.獨立請求方式總線控制部件數(shù)據(jù)線地址線I/O接口0I/O接口1I/O接口n…BR0BG0BR1BG1BRnBGnBG-總線同意BR-總線請求3.5?工作過程分析:所有設(shè)備通過各自獨立的BR線向控制器發(fā)總線使用請求總線控制器經(jīng)過裁決通過獨立的BG線響應(yīng)請求?

設(shè)備的優(yōu)先級如何確定?由控制器中的裁決器按照一定的策略確定(可編程)?優(yōu)點:a.不存在單點故障b.優(yōu)先級改變靈活c.響應(yīng)速度快?缺點:a.線數(shù)與設(shè)備的數(shù)量有關(guān)，設(shè)備擴充較困難。b.控制器的設(shè)計復(fù)雜二、總線通信控制1.目的2.總線傳輸周期主模塊申請，總線仲裁決定主模塊向從模塊給出地址和命令主模塊和從模塊交換數(shù)據(jù)主模塊撤銷有關(guān)信息申請分配階段尋址階段傳數(shù)階段結(jié)束階段解決通信雙方協(xié)調(diào)配合問題3.5由統(tǒng)一時標(biāo)控制數(shù)據(jù)傳送充分挖掘系統(tǒng)總線每瞬間的潛力同步通信異步通信

半同步通信

分離式通信

3.總線通信的四種方式采用應(yīng)答方式，沒有公共時鐘標(biāo)準(zhǔn)同步、異步結(jié)合3.5同步通信實現(xiàn)方式方式1:總線控制器中設(shè)置統(tǒng)一的時鐘系統(tǒng)，并發(fā)給所有部件。

方式2:各部件自配時鐘發(fā)生器，但須與中央時鐘同步。(1)同步式數(shù)據(jù)輸入T1總線傳輸周期T2T3T4

時鐘

地址

讀命令數(shù)據(jù)3.5(2)同步式數(shù)據(jù)輸出T1總線傳輸周期T2T3T4

時鐘

地址

寫命令數(shù)據(jù)3.5例1

設(shè)一個32位的處理器有16位外部數(shù)據(jù)總線,時鐘頻率為50MHZ,若總線傳輸?shù)淖疃讨芷跒?個時鐘周期,問處理器的最大數(shù)據(jù)傳輸率是多少?若想提高一倍數(shù)據(jù)傳輸率,可采用什么措施?解:數(shù)據(jù)傳輸率即單位時間內(nèi)(1秒)傳輸?shù)臄?shù)據(jù)量數(shù)據(jù)傳輸率=2B*50MHz/4=25MBps要把總線的數(shù)據(jù)傳輸率提高一倍,可采取的方法有三種:1)數(shù)據(jù)總線的寬度提高到32位,此時:

數(shù)據(jù)傳輸率=4B*50MHz/4=50MBps2)將總線的時鐘頻率提高到100MHZ,此時:

數(shù)據(jù)傳輸率=2B*100MHz/4=50MBps3)將傳輸?shù)淖疃虝r間縮短為2個時鐘周期,此時:

數(shù)據(jù)傳輸率=2B*50MHz/2=50MBps同步通信的優(yōu)缺點?優(yōu)點:1.時序關(guān)系簡單，實現(xiàn)簡單，模塊間的配合簡單一致。2.規(guī)定明確、統(tǒng)一。?缺點：1.主、從模塊時間配合屬于強制性“同步”2.設(shè)備速度不一致時按最壞情況確定，傳輸線不能太長(時鐘相移)，嚴(yán)重影響總線工作效率。3.設(shè)計有局限性，不靈活不互鎖半互鎖全互鎖(3)異步通信3.5主設(shè)備從設(shè)備請求回答單機多機網(wǎng)絡(luò)通信

起止式異步串行通信協(xié)議—面向字符串行、不互鎖方式0/1