第二章微處理器與總線(xiàn)

1第2章

微處理器與總線(xiàn)2主要內(nèi)容：微處理器的一般構(gòu)成及工作原理；8088微處理器的特點(diǎn)、引線(xiàn)及結(jié)構(gòu)；總線(xiàn)的一般概念；*80386微處理器的特點(diǎn)及結(jié)構(gòu)；*Pentium4微處理器中的新技術(shù)。3§2.1

微處理器概述4了解：微處理器的功能；微處理器的基本組成。5微處理器的功能是計(jì)算機(jī)系統(tǒng)的核心根據(jù)指令實(shí)現(xiàn)各種相應(yīng)的運(yùn)算實(shí)現(xiàn)數(shù)據(jù)的暫存實(shí)現(xiàn)與存儲(chǔ)器和接口的信息通信…….6主機(jī)硬件系統(tǒng)——CPU計(jì)算機(jī)的控制中心，提供運(yùn)算、判斷能力構(gòu)成：ALU、CU、Registers（p29）例：Intel8088/8086、PIII、P4、CeleronAMDK7（Athlon、Duron）CPU的字長(zhǎng)：4位、8位、16位、32位、64位是指單位時(shí)間內(nèi)一次能處理的數(shù)據(jù)的位數(shù)。7微處理器的一般構(gòu)成運(yùn)算器控制器內(nèi)部寄存器組1、運(yùn)算器運(yùn)算器由算術(shù)邏輯運(yùn)算單元ALU、通用或?qū)Ｓ眉拇嫫鹘M以及內(nèi)部在線(xiàn)三部分組成運(yùn)算器結(jié)構(gòu)：82、控制器控制器基本功能：指令控制時(shí)序控制操作控制9控制器結(jié)構(gòu)1011§2.28088微處理器12主要內(nèi)容：8088/8086CPU的特點(diǎn)8088CPU外部引線(xiàn)及功能；8088CPU的內(nèi)部結(jié)構(gòu)和特點(diǎn)；各內(nèi)部寄存器的功能；8088的工作時(shí)序。138088、8086基本類(lèi)似16位CPU、AB寬度20位、具有40條外部引線(xiàn)差別：指令預(yù)取隊(duì)列：8088為4字節(jié)，8086為6字節(jié)數(shù)據(jù)總線(xiàn)引腳：8088有8根，8086有16根8088為準(zhǔn)16位CPU，內(nèi)部DB為16位，但外部?jī)H為8位，16位數(shù)據(jù)要分兩次傳送本課程主要介紹8088（IBMPC采用）14微處理器典型結(jié)構(gòu)示意圖:15一、8088/8086CPU的特點(diǎn)了解：程序與指令指令執(zhí)行的一般過(guò)程指令的串行執(zhí)行與并行流水線(xiàn)執(zhí)行8088/8086CPU的主要特點(diǎn)161.程序和指令程序：具有一定功能的指令的有序集合指令：由人向計(jì)算機(jī)發(fā)出的、能夠?yàn)橛?jì)算機(jī)所識(shí)別的命令。172.

指令執(zhí)行的一般過(guò)程

取指令指令譯碼讀取操作數(shù)執(zhí)行指令存放結(jié)果183.串行和并行方式的指令流水線(xiàn)串行工作方式：控制器和運(yùn)算器交替工作，按順序完成上述指令執(zhí)行過(guò)程。并行工作方式：運(yùn)算器和控制器可同時(shí)工作。19串行工作方式8088以前的CPU采用串行工作方式：取指令1執(zhí)行指令1分析指令1CPUBUS忙碌忙碌取指令2執(zhí)行指令2分析指令21）CPU訪(fǎng)問(wèn)存儲(chǔ)器(存取數(shù)據(jù)或指令)時(shí)要等待總線(xiàn)操作的完成2）CPU執(zhí)行指令時(shí)總線(xiàn)處于空閑狀態(tài)缺點(diǎn)：CPU無(wú)法全速運(yùn)行解決：總線(xiàn)空閑時(shí)預(yù)取指令，使CPU需要指令時(shí)能立刻得到20并行工作方式8088CPU采用并行工作方式取指令1執(zhí)行指令1分析指令1CPU取指令2執(zhí)行指令2分析指令2取指令2執(zhí)行指令2分析指令2忙碌忙碌忙碌忙碌忙碌BUS21

總線(xiàn)接口單元BIU（BusInterfaceUnit）：負(fù)責(zé)取指令、取操作數(shù)和寫(xiě)結(jié)果。

執(zhí)行單元EU（ExcutionUnit）：負(fù)責(zé)指令的譯碼和執(zhí)行。該單元無(wú)直接對(duì)外的接口，要譯碼的指令將從BIU的指令隊(duì)列中獲取，。指令預(yù)取隊(duì)列(IPQ)8088CPU由BIU和EU兩大部分構(gòu)成：228088的流水線(xiàn)操作8088CPU包括兩大部分：EU和BIUBIU不斷地從存儲(chǔ)器取指令送入IPQ，EU不斷地從IPQ取出指令執(zhí)行EU和BIU構(gòu)成了一個(gè)簡(jiǎn)單的2工位流水線(xiàn)指令預(yù)取隊(duì)列IPQ是實(shí)現(xiàn)流水線(xiàn)操作的關(guān)鍵（類(lèi)似于工廠(chǎng)流水線(xiàn)的傳送帶）新型CPU將一條指令劃分成更多的階段，以便可以同時(shí)執(zhí)行更多的指令例如，PIII為14個(gè)階段，P4為20個(gè)階段(超級(jí)流水線(xiàn))234.

8088/8086CPU的特點(diǎn)采用并行流水線(xiàn)工作方式

——通過(guò)設(shè)置指令預(yù)取隊(duì)列實(shí)現(xiàn)對(duì)內(nèi)存空間實(shí)行分段管理

——將內(nèi)存分為4個(gè)邏輯段，以實(shí)現(xiàn)對(duì)1MB空間的尋址支持多處理器系統(tǒng)CPU內(nèi)部結(jié)構(gòu)存儲(chǔ)器尋址部分工作模式248088CPU的兩種工作模式8088可工作于兩種模式下最小模式最大模式最小模式為單處理器模式，控制信號(hào)較少，一般可不必接總線(xiàn)控制器。最大模式為多處理器模式，控制信號(hào)較多，須通過(guò)總線(xiàn)控制器與總線(xiàn)相連。25最小模式下的連接示意圖8088CPU??控制總線(xiàn)數(shù)據(jù)總線(xiàn)地址總線(xiàn)地址鎖存數(shù)據(jù)收發(fā)ALE時(shí)鐘發(fā)生器26最大模式下的連接示意圖8088CPU數(shù)據(jù)總線(xiàn)地址總線(xiàn)地址鎖存數(shù)據(jù)收發(fā)ALE時(shí)鐘發(fā)生器總線(xiàn)控制器控制總線(xiàn)27兩種工作模式的選擇方式8088是工作在最小還是最大模式由MN/MX端狀態(tài)決定。MN/MX=0工作于最大模式，反之工作于最小模式28二、8088CPU的引線(xiàn)及功能引腳定義的方法可大致分為：：每個(gè)引腳只傳送一種信息（RD等）；引腳電平的高低不同的信號(hào)（IO/M等）；CPU工作于不同方式有不同的名稱(chēng)和定義（WR/LOCK等）；分時(shí)復(fù)用引腳（AD7

～AD0等）；引腳的輸入和輸出分別傳送不同的信息（RQ/GT等）。298088處理器芯片引腳圖:30主要引線(xiàn)（最小模式下）8088是工作在最小還是最大模式由MN/MX端狀態(tài)決定：MN/MX=0時(shí)工作于最大模式，反之工作于最小模式。數(shù)據(jù)信號(hào)線(xiàn)(DB)與地址信號(hào)線(xiàn)(AB)：AD7～AD0：三態(tài)，地址/數(shù)據(jù)復(fù)用線(xiàn)。ALE有效時(shí)為地址的低8位。地址信號(hào)有效時(shí)為輸出，傳送數(shù)據(jù)信號(hào)時(shí)為雙向。A16~A19/S3~S6：三態(tài)，輸出。高4位地址信號(hào)，與狀態(tài)信號(hào)S6-S3分時(shí)復(fù)用。A15～A8：三態(tài)，輸出。輸出8位地址信號(hào)。31S4,S3的狀態(tài)編碼表

S4

S3所代表段寄存器

0

0數(shù)據(jù)段寄存器

0

1堆棧段寄存器

1

0代碼段寄存器或不使用

1

1附加段寄存器其中：S6恒等于0,S5指示中斷允許標(biāo)志位IF的狀態(tài)。32主要的控制和狀態(tài)信號(hào)WR：三態(tài)，輸出。寫(xiě)命令信號(hào)；RD：三態(tài)，輸出。讀命令信號(hào)；IO/M：三態(tài)，輸出。指出當(dāng)前訪(fǎng)問(wèn)的是存儲(chǔ)器還是I/O接口。高：I/O接口，低：內(nèi)存DEN：三態(tài)，輸出。低電平時(shí)，表示DB上的數(shù)據(jù)有效；RESET：輸入，為高時(shí)，CPU執(zhí)行復(fù)位；ALE：三態(tài)，輸出。高：AB地址有效；DT/R：三態(tài)，輸出。數(shù)據(jù)傳送方向，高：CPU輸出，低：CPU輸入33[例]：當(dāng)WR=1，RD=0，IO/M=0時(shí)，表示CPU當(dāng)前正在進(jìn)行讀存儲(chǔ)器操作。34READY信號(hào)(輸入)：用于協(xié)調(diào)CPU與存儲(chǔ)器、I/O接口之間的速度差異READY信號(hào)由存儲(chǔ)器或I/O接口發(fā)出。READY=0時(shí)，CPU就在T3后插入TW周期，插入的TW個(gè)數(shù)取決于READY何時(shí)變?yōu)楦唠娖健?5中斷請(qǐng)求和響應(yīng)信號(hào)INTR：輸入，可屏蔽中斷請(qǐng)求輸入端。可用軟件屏蔽。高：有INTR中斷請(qǐng)求NMI：輸入，非屏蔽中斷請(qǐng)求輸入端。不可用軟件屏蔽。低高，有NMI中斷請(qǐng)求INTA：輸出，對(duì)INTR信號(hào)的響應(yīng)。36總線(xiàn)保持信號(hào)HOLD：總線(xiàn)保持請(qǐng)求信號(hào)輸入端。當(dāng)CPU

以外的其他設(shè)備要求占用總線(xiàn)時(shí)，通過(guò)該引腳向CPU發(fā)出請(qǐng)求。HLDA：輸出，對(duì)HOLD信號(hào)的響應(yīng)。為高電平時(shí)，表示CPU已放棄總線(xiàn)控制權(quán)，所有三態(tài)信號(hào)線(xiàn)均變?yōu)楦咦锠顟B(tài)。RESET:系統(tǒng)復(fù)位輸入信號(hào),高電平有效.復(fù)位后CPU內(nèi)部寄存器的狀態(tài)如下表所示37復(fù)位后的內(nèi)部寄存器狀態(tài)表38

SS0:是一條狀態(tài)輸出線(xiàn)，它與IO/M

DT/R信號(hào)決定了最小模式下當(dāng)前總線(xiàn)周期的狀態(tài)。

CLK：這個(gè)是時(shí)鐘信號(hào)輸入端。

VCC

：它是5V電源輸入引腳。

GND：它是接地端。39狀態(tài)編碼表408088最小模式系統(tǒng)結(jié)構(gòu)示意圖：41三、8088CPU的功能結(jié)構(gòu)1、8088/8086的內(nèi)部結(jié)構(gòu)8088內(nèi)部由兩部分組成：執(zhí)行單元（EU）總線(xiàn)接口單元（BIU）428088處理器內(nèi)部結(jié)構(gòu)框圖:43執(zhí)行單元EU包括

算術(shù)邏輯單元（運(yùn)算器）8個(gè)通用寄存器1個(gè)標(biāo)志寄存器

EU部分控制電路44執(zhí)行單元EU功能:執(zhí)行指令

從指令隊(duì)列中取指令代碼譯碼在ALU中完成數(shù)據(jù)的運(yùn)算運(yùn)算結(jié)果的特征保存在標(biāo)志寄存器FLAGS中。45總線(xiàn)接口單元BIU包括

段寄存器指令指針寄存器指令隊(duì)列地址加法器總線(xiàn)控制邏輯46總線(xiàn)接口單元BIU功能：從內(nèi)存中取指令送入指令預(yù)取隊(duì)列負(fù)責(zé)與內(nèi)存或輸入/輸出接口之間的數(shù)據(jù)傳送在執(zhí)行轉(zhuǎn)移程序時(shí)，BIU使指令預(yù)取隊(duì)列復(fù)位，從指定的新地址取指令，并立即傳給執(zhí)行單元執(zhí)行。47結(jié)論指令預(yù)取隊(duì)列的存在使EU和BIU兩個(gè)部分可同時(shí)進(jìn)行工作，即：實(shí)現(xiàn)指令的并行執(zhí)行目的：提高了CPU的效率；降低了對(duì)存儲(chǔ)器存取速度的要求482、8088的內(nèi)部寄存器含14個(gè)16位寄存器，按功能可分為三類(lèi)8個(gè)通用寄存器4個(gè)段寄存器2個(gè)控制寄存器498088/8086的內(nèi)部寄存器:50通用寄存器

數(shù)據(jù)寄存器（AX，BX，CX，DX）地址指針寄存器（SP，BP）變址寄存器（SI，DI）51數(shù)據(jù)寄存器8088含4個(gè)16位數(shù)據(jù)寄存器，它們又可分為8個(gè)8位寄存器，即：AXAH，ALBXBH，BLCXCH，CLDXDH，DL常用來(lái)存放參與運(yùn)算的操作數(shù)或運(yùn)算結(jié)果52數(shù)據(jù)寄存器特有的習(xí)慣用法AX：累加器。多用于存放中間運(yùn)算結(jié)果。所有I/O指令必須都通過(guò)AX與接口傳送信息；BX：基址寄存器。在間接尋址中用于存放基地址；CX：計(jì)數(shù)寄存器。用于在循環(huán)或串操作指令中存放循環(huán)次數(shù)或重復(fù)次數(shù)；DX：數(shù)據(jù)寄存器。在32位乘除法運(yùn)算時(shí)，存放高16位數(shù)；在間接尋址的I/O指令中存放

I/O端口地址。53地址指針寄存器SP：堆棧指針寄存器，其內(nèi)容為棧頂?shù)钠频刂罚籅P：基址指針寄存器，常用于在訪(fǎng)問(wèn)內(nèi)存時(shí)存放內(nèi)存單元的偏移地址。54BX與BP在應(yīng)用上的區(qū)別作為通用寄存器，二者均可用于存放數(shù)據(jù)；作為基址寄存器，BX通常用于尋址數(shù)據(jù)段；BP則通常用于尋址堆棧段。BX一般與DS或ES搭配使用55變址寄存器SI：源變址寄存器DI：目標(biāo)變址寄存器變址寄存器常用于指令的間接尋址或變址尋址。特別是在串操作指令中，用SI存放源操作數(shù)的偏移地址，而用DI存放目標(biāo)操作數(shù)的偏移地址。56段寄存器用于存放邏輯段的段基地址(邏輯段的概念后面將要介紹)

CS：代碼段寄存器

代碼段用于存放指令代碼

DS：數(shù)據(jù)段寄存器

ES：附加段寄存器

數(shù)據(jù)段和附加段用來(lái)存放操作數(shù)

SS：堆棧段寄存器

堆棧段用于存放返回地址，保存寄存器內(nèi)容，傳遞參數(shù)578088/8086對(duì)段寄存器使用的約定:58控制寄存器IP：指令指針寄存器，其內(nèi)容為下一條要執(zhí)行指令的偏移地址8088的BIU維護(hù)著長(zhǎng)度為4字節(jié)的指令隊(duì)列，該隊(duì)列按照“先進(jìn)先出”FIFO（FirstInFirstOut）的方式進(jìn)行工作。當(dāng)隊(duì)列中出現(xiàn)一個(gè)字節(jié)或一個(gè)字節(jié)以上的空缺時(shí)，BIU會(huì)自動(dòng)取指彌補(bǔ)這一空缺；當(dāng)程序發(fā)生轉(zhuǎn)移時(shí)，BIU又會(huì)廢除原隊(duì)列，通過(guò)重新取指來(lái)形成新的指令隊(duì)列。BIU的取指對(duì)象位于內(nèi)存的代碼段，在尋址時(shí)，其段地址由段寄存器CS提供，偏移地址由指令指針I(yè)P（InstructionPointer）提供。其中，指令指針I(yè)P是一個(gè)取指專(zhuān)用的16位地址寄存器，有時(shí)也被稱(chēng)為程序計(jì)數(shù)器PC（ProgramCounter）。59它有自動(dòng)增量的功能，與CS配合后總是指向下次要“取”的指令字節(jié)。在8位CPU中，PC所指的對(duì)象既是下次要取的指令字節(jié)，也是下次要譯碼執(zhí)行的指令字節(jié)。但是，在8088中，“取指”和“指令的譯碼執(zhí)行”是由兩個(gè)單元分別獨(dú)立完成的，二者可以并行操作，也就是說(shuō)EU正在執(zhí)行某條指令時(shí)，BIU可能正在取另一條指令，所以IP指示的只是取指的位置。IP不能由用戶(hù)直接編程，但執(zhí)行某些指令（如轉(zhuǎn)移、子程序調(diào)用或子程序返回）或某些操作（如中斷調(diào)用或中斷返回）后，其值將發(fā)生變化。60FLAGS：標(biāo)志寄存器狀態(tài)標(biāo)志：存放運(yùn)算結(jié)果的特征控制標(biāo)志：控制某些特殊操作

6個(gè)狀態(tài)標(biāo)志位(CF，SF，AF，PF，OF，ZF)3個(gè)控制標(biāo)志位(IF，TF，DF)6162狀態(tài)標(biāo)志位例給出以下運(yùn)算結(jié)果及運(yùn)算后各狀態(tài)標(biāo)志位的狀態(tài)：10110110+1111010010110110

+11110100101010101CF=OF=AF=PF=SF=ZF=10101063四、8088/8086CPU的存儲(chǔ)器組織物理地址8088：20根地址線(xiàn)，可尋址220(1MB)個(gè)存儲(chǔ)單元CPU送到AB上的20位的地址稱(chēng)為物理地址

648088有A19~A0共20根地址線(xiàn)向外傳送地址信號(hào)，用來(lái)尋址不同的存儲(chǔ)單元和I/O端口。在訪(fǎng)問(wèn)存儲(chǔ)器時(shí)，其20根地址線(xiàn)都有效；在訪(fǎng)問(wèn)外設(shè)時(shí)，僅16根地址線(xiàn)(A15~A0)有效。也就是說(shuō)，8088管理著1MB的內(nèi)存空間，同時(shí)也管理著64KB的I/O端口空間。其中，20位的內(nèi)存地址稱(chēng)為物理地址，BIU在尋址內(nèi)存時(shí)將使用這一地址，它由BIU內(nèi)20位的地址加法器形成。但是，這一地址與用戶(hù)在編程中使用的地址形式不同，后者被稱(chēng)為內(nèi)存的“邏輯地址”。65物理地址物理地址..60000H60001H60002H60003H60004H...12HF0H1BH08H存儲(chǔ)器的操作完全基于物理地址。問(wèn)題：8088的內(nèi)部總線(xiàn)和內(nèi)部寄存器均為16位，如何生成20位地址？解決：存儲(chǔ)器分段66存儲(chǔ)器分段高地址低地址段基址段基址段基址段基址最大64KB，最小16B段i-1段i段i+167邏輯地址段基地址和段內(nèi)偏移組成了邏輯地址

段地址偏移地址(偏移量)格式為：段地址:偏移地址物理地址=段基地址×16+偏移地址60002H00H12H60000H0000段基地址（16位）段首地址×××???×××偏移地址=0002H68物理地址的形成：69BIU中的地址加法器用來(lái)實(shí)現(xiàn)邏輯地址到物理地址的變換8088可同時(shí)訪(fǎng)問(wèn)4個(gè)段，4個(gè)段寄存器中的內(nèi)容指示了每個(gè)段的基地址段基址段內(nèi)偏移物理地址+16位20位0000708088/8086對(duì)段寄存器使用的約定:71[例]：已知CS=1055H，DS=250AH，ES=2EF0H，SS=8FF0H，

DS段有一操作數(shù)，其偏移地址=0204H，

1)畫(huà)出各段在內(nèi)存中的分布

2)指出各段首地址

3)該操作數(shù)的物理地址=？10550H250A0H2EF00H8FF00HCSSS

CSDSES解：

各段分布及段首址見(jiàn)右圖所示。操作數(shù)的物理地址為：250AH×10H+0204H=252A4H7273[例］：復(fù)位時(shí)CS的內(nèi)容為FFFFH，IP的內(nèi)容為0000H。復(fù)位后的啟動(dòng)地址由CS段寄存器和IP的內(nèi)容(作為偏移量)共同決定，即：?jiǎn)?dòng)地址=CS×16+IP=FFFF0H+0000H=FFFF0H;74五、8088/8086CPU的工作時(shí)序時(shí)序的概念：CPU各引腳信號(hào)在時(shí)間上的關(guān)系?？偩€(xiàn)周期：CPU完成一次訪(fǎng)問(wèn)內(nèi)存(或接口)操作所需要的時(shí)間。一個(gè)總線(xiàn)周期至少包括4個(gè)時(shí)鐘周期。時(shí)鐘周期：由時(shí)鐘發(fā)生器產(chǎn)生。是計(jì)算機(jī)內(nèi)部最小的時(shí)間單位，用Ti表示。(總線(xiàn)周期的時(shí)序參見(jiàn)教材p51)75圖2.218088的讀總線(xiàn)周期76圖2.228088的寫(xiě)總線(xiàn)周期776.內(nèi)部寄存器小結(jié)全部為16位寄存器只有4個(gè)數(shù)據(jù)寄存器分別可分為2個(gè)8位寄存器所有16位寄存器中：全部通用寄存器中，只有AX和CX中的內(nèi)容一定為參加運(yùn)算的數(shù)據(jù)，其余通用寄存器中的內(nèi)容可能是數(shù)據(jù)，也可能是存放數(shù)據(jù)的地址；SP中的內(nèi)容通常為堆棧段的棧頂?shù)刂?；段寄存器中的?nèi)容為相應(yīng)邏輯段的段地址；IP中的內(nèi)容為下一條要取的指令的偏移地址；FLAGS中有9位標(biāo)志位787.實(shí)模式下的存儲(chǔ)器尋址小結(jié)每個(gè)內(nèi)存單元在整個(gè)內(nèi)存空間中都具有惟一地址每個(gè)內(nèi)存單元的地址都由兩部分組成：段基地址

:

段內(nèi)相對(duì)地址（偏移地址）段基地址決定了邏輯段在內(nèi)存中所占的區(qū)域，改變段基地址，則改變了邏輯段的位置。一個(gè)邏輯段的默認(rèn)長(zhǎng)度為64KB，最小長(zhǎng)度值為16B。邏輯段可以有多個(gè)，但只有4種類(lèi)型。在一個(gè)程序模塊中，每種類(lèi)型的邏輯段最多只能有一個(gè)。79三、總線(xiàn)80主要內(nèi)容：總線(xiàn)的基本概念和分類(lèi)；總線(xiàn)的工作方式；常用系統(tǒng)總線(xiàn)標(biāo)準(zhǔn)。81總線(xiàn)結(jié)構(gòu)的優(yōu)點(diǎn)簡(jiǎn)化系統(tǒng)設(shè)計(jì)（模塊化）提高兼容性便于擴(kuò)充升級(jí)便于維修減低生產(chǎn)成本821.概述總線(xiàn)：

是一組導(dǎo)線(xiàn)和相關(guān)的控制、驅(qū)動(dòng)電路的集合。是計(jì)算機(jī)系統(tǒng)各部件之間傳輸?shù)刂贰?shù)據(jù)和控制信息的通道。832.總線(xiàn)分類(lèi)地址總線(xiàn)（AB）數(shù)據(jù)總線(xiàn)（DB）控制總線(xiàn)（CB）按信息傳送類(lèi)型分CPU總線(xiàn)：CPU

其他部件系統(tǒng)總線(xiàn)：主機(jī)I/O接口外部總線(xiàn)：微機(jī)外設(shè)按層次結(jié)構(gòu)843.總線(xiàn)的系統(tǒng)結(jié)構(gòu)單總線(xiàn)結(jié)構(gòu)CPUMMI/OI/OI/O85多總線(xiàn)結(jié)構(gòu)面向CPU的雙總線(xiàn)結(jié)構(gòu)面向主存的雙總線(xiàn)結(jié)構(gòu)雙總線(xiàn)結(jié)構(gòu)多總線(xiàn)結(jié)構(gòu)86面向CPU的雙總線(xiàn)結(jié)構(gòu)：存儲(chǔ)器與I/O接口間無(wú)直接通道CPUMI/OI/OI/O87面向存儲(chǔ)器的雙總線(xiàn)結(jié)構(gòu)：在單總線(xiàn)結(jié)構(gòu)基礎(chǔ)上增加一條CPU到存儲(chǔ)器的高速總線(xiàn)CPUMI/OI/OI/O88現(xiàn)代微機(jī)中的多總線(xiàn)結(jié)構(gòu)：894.總線(xiàn)操作一個(gè)總線(xiàn)周期分為5個(gè)步驟：總線(xiàn)請(qǐng)求總線(xiàn)仲裁尋址數(shù)據(jù)傳送傳送結(jié)束905.總線(xiàn)的主要性能指標(biāo)總線(xiàn)帶寬（B/S）：?jiǎn)挝粫r(shí)間內(nèi)總線(xiàn)上可傳送的數(shù)據(jù)量總線(xiàn)位寬（bit）：能同時(shí)傳送的數(shù)據(jù)位數(shù)總線(xiàn)的工作頻率（MHz）總線(xiàn)帶寬=（位寬/8）（工作頻率/每個(gè)存取周期的時(shí)鐘數(shù)）91總線(xiàn)傳輸需要解決的問(wèn)題：傳輸同步——協(xié)調(diào)通信雙方的傳輸操作同步、異步、半同步總線(xiàn)仲裁——消除多個(gè)設(shè)備同時(shí)使用總線(xiàn)造成的沖突現(xiàn)象Master查詢(xún)，Slave獨(dú)立請(qǐng)求出錯(cuò)處理信號(hào)驅(qū)動(dòng)二、總線(xiàn)的基本功能92總線(xiàn)傳輸同步總線(xiàn)仲裁控制出錯(cuò)處理總線(xiàn)驅(qū)動(dòng)總線(xiàn)的基本功能：931、總線(xiàn)的數(shù)據(jù)傳送同步傳輸——用公共的時(shí)鐘統(tǒng)一各部件數(shù)據(jù)發(fā)送和接收的時(shí)機(jī)異步傳輸——用控制和狀態(tài)信號(hào)協(xié)調(diào)各部件數(shù)據(jù)發(fā)送和接收的時(shí)機(jī)半同步——用公共的時(shí)鐘統(tǒng)一控制和狀態(tài)信號(hào)的產(chǎn)生時(shí)機(jī)（即控制和狀態(tài)信號(hào)與時(shí)鐘是同步的），但數(shù)據(jù)發(fā)送和接收的時(shí)機(jī)仍不固定942、總線(xiàn)仲裁控制用來(lái)決定某一時(shí)刻哪一個(gè)部件可以使用總線(xiàn)集中控制——統(tǒng)一由總線(xiàn)控制器進(jìn)行控制分散控制——總線(xiàn)控制由各部件共同實(shí)現(xiàn)，所有部件均按統(tǒng)一的規(guī)則來(lái)訪(fǎng)問(wèn)總線(xiàn)95總線(xiàn)仲裁——集中控制1）鏈?zhǔn)讲樵?xún)（p59圖2-28）——基本原理是：部件提出申請(qǐng)（BR）總線(xiàn)控制器發(fā)出批準(zhǔn)信號(hào)（BG）提出申請(qǐng)的部件截獲BG，并禁止BG信號(hào)進(jìn)一步向后傳播提出申請(qǐng)的部件發(fā)出總線(xiàn)忙信號(hào)（BS），開(kāi)始使用總線(xiàn)?？偩€(xiàn)忙信號(hào)將阻止其他部件使用總線(xiàn)，直到使用總線(xiàn)的設(shè)備釋放總線(xiàn)電路最簡(jiǎn)單，但優(yōu)先級(jí)固定，不能改變96總線(xiàn)仲裁——集中控制2）計(jì)數(shù)器查詢(xún)——基本原理是：需要使用總線(xiàn)的部件提出申請(qǐng)（BR）總線(xiàn)控制器發(fā)出遞增的設(shè)備地址提出申請(qǐng)的設(shè)備檢查設(shè)備地址，若與自己的地址匹配，就發(fā)出總線(xiàn)忙信號(hào)（BS），然后就可以使用總線(xiàn)總線(xiàn)控制器根據(jù)檢測(cè)到BS信號(hào)時(shí)的設(shè)備地址就知道當(dāng)前哪個(gè)設(shè)備使用了總線(xiàn)調(diào)整設(shè)備地址發(fā)出的順序即可改變優(yōu)先級(jí)別仲裁過(guò)程較慢97總線(xiàn)仲裁——集中控制3）獨(dú)立請(qǐng)求——基本原理是：每個(gè)設(shè)備都擁有獨(dú)立的總線(xiàn)請(qǐng)求線(xiàn)和總線(xiàn)應(yīng)答線(xiàn)總線(xiàn)控制器對(duì)所有的總線(xiàn)請(qǐng)求進(jìn)行優(yōu)先級(jí)排隊(duì)，并響應(yīng)級(jí)別最高的請(qǐng)求得到響應(yīng)的設(shè)備將占用總線(xiàn)進(jìn)行傳輸最常用，響應(yīng)速度最快PC機(jī)中使用的8237DMAC采用此種方式3、總線(xiàn)驅(qū)動(dòng)及出錯(cuò)處理98三、常用系統(tǒng)總線(xiàn)和外設(shè)總線(xiàn)標(biāo)準(zhǔn)991、系統(tǒng)總線(xiàn)：ISA（8/16位）PCI（32/64位）AGP（加速圖形端口）PCI-E（PCIExpress）目前最新的系統(tǒng)總線(xiàn)標(biāo)準(zhǔn)，采用串行方式傳輸數(shù)據(jù)，依靠高頻率來(lái)獲得高性能。1002、外設(shè)總線(xiàn)USB總線(xiàn)IEEE1394101本章小結(jié)微處理器的一般構(gòu)成8088CPU的主要引線(xiàn)及其功能8088CPU的內(nèi)部結(jié)構(gòu)內(nèi)部寄存器功能寄存器中數(shù)據(jù)的含義8位寄存器中存放的均為運(yùn)算的數(shù)據(jù)存儲(chǔ)器尋址邏輯地址，段基地址，偏移地址，物理地址102最小模式下的連接示意圖8088CPU??控制總線(xiàn)數(shù)據(jù)總線(xiàn)地址總線(xiàn)地址鎖存數(shù)據(jù)收發(fā)器ALE時(shí)鐘發(fā)生器3片8282DT/R#DEN#8286103最大模式最大模式——可支持多處理器（p66圖2-33）大多數(shù)控制信號(hào)是由總線(xiàn)控制器8288對(duì)S0#、S1#、S2#三個(gè)信號(hào)譯碼得到，如DT/R#、ALE、DEN#、IOR#、IOW#、MEMR#、MEMW#信號(hào)。DB和AB的構(gòu)成