電大本科計(jì)算機(jī)組成原理期末考試復(fù)習(xí)題庫(kù)

27/27二,推斷題：推斷下列說(shuō)法是否正確，并說(shuō)明理由。1．只有定點(diǎn)數(shù)運(yùn)算才可能溢出，浮點(diǎn)數(shù)運(yùn)算不會(huì)產(chǎn)生溢出。(X)2．間接尋址是指指令中間接給出操作數(shù)地址。(√)3．程序計(jì)數(shù)器的位數(shù)取決于指令字長(zhǎng)，指令寄存器的位數(shù)取決于機(jī)器字長(zhǎng)。(X)4．半導(dǎo)體RAM信息可讀可寫(xiě)，且斷電后仍能保持記憶。(X)5．DMA傳送方式時(shí)，DMA限制器每傳送一個(gè)數(shù)據(jù)就竊取——個(gè)指令周期。(X)1．兩個(gè)補(bǔ)碼數(shù)相加，只有在最高位都是l時(shí)有可能產(chǎn)生溢出。(×)2．相對(duì)尋址方式中，操作數(shù)的有效地址等于程序計(jì)數(shù)器內(nèi)容與偏移量之和。(√)3．指令是程序設(shè)計(jì)人員與計(jì)算機(jī)系統(tǒng)溝通的媒介；微指令是計(jì)算機(jī)指令和硬件電路建立聯(lián)系的媒介。(√)4．半導(dǎo)體ROM是非易失性的，斷電后仍舊能保持記憶。(√)5．在統(tǒng)一編址方式下，CPU訪問(wèn)I／O端口時(shí)必需運(yùn)用專用的I／O指令。(×)1．ASCII編碼是一種漢字字符編碼；×2．一般采納補(bǔ)碼運(yùn)算的二進(jìn)制減法器，來(lái)實(shí)現(xiàn)定點(diǎn)二進(jìn)制數(shù)加減法的運(yùn)算；×3．在浮點(diǎn)數(shù)表示法中，階碼的位數(shù)越多，能表達(dá)的數(shù)值精度越高；×4．只有定點(diǎn)數(shù)運(yùn)算才可能溢出，浮點(diǎn)數(shù)運(yùn)算不會(huì)產(chǎn)生溢出。×1．變址尋址須要在指令中供應(yīng)一個(gè)寄存器編號(hào)和一個(gè)數(shù)值?！?．計(jì)算機(jī)的指令越多，功能越強(qiáng)越好。×3．程序計(jì)數(shù)器PC主要用于解決指令的執(zhí)行次序?！?．微程序限制器的運(yùn)行速度一般要比硬連線限制器更快?！?．CPU訪問(wèn)存儲(chǔ)器的時(shí)間是由存儲(chǔ)器的容量確定的，存儲(chǔ)器容量越大，訪問(wèn)存儲(chǔ)器所需的時(shí)間越長(zhǎng)?！?．引入虛擬存儲(chǔ)系統(tǒng)的目的，是為了加快外存的存取速度?！?．按主機(jī)與接口間的數(shù)據(jù)傳送方式，輸入/輸出接口可分為串行接口和并行接口。√4．DMA限制器通過(guò)中斷向CPU發(fā)DMA懇求信號(hào)。√填空題（把正確的答案寫(xiě)進(jìn)括號(hào)內(nèi)。每空1分，共30分）1．計(jì)算機(jī)系統(tǒng)由硬件系統(tǒng)和軟件系統(tǒng)構(gòu)成，計(jì)算機(jī)硬件由(運(yùn)算器),(限制器),(存儲(chǔ)器),輸入設(shè)備和輸出設(shè)備等五部分組成。2．運(yùn)算器是計(jì)算機(jī)進(jìn)行數(shù)據(jù)處理的部件，主要具有算術(shù)運(yùn)算和(邏輯運(yùn)算)的處理功能。運(yùn)算器主要由—算術(shù)邏輯單元(ALU),(累加器),(各種通用寄存器)和若干限制電路組成。3．執(zhí)行一條指令，要經(jīng)過(guò)(讀取指令)，(分析指令)和(執(zhí)行指令)所規(guī)定的處理功能三個(gè)階段完成，限制器還要保證能按程序中設(shè)定的指令運(yùn)行次序，自動(dòng)地連續(xù)執(zhí)行指令序列。1.主頻是計(jì)算機(jī)的一個(gè)重要指標(biāo)，它的單位是(MH2)；運(yùn)算速度的單位是MIPS，也就是(每秒百萬(wàn)指令數(shù))。2．十進(jìn)制到二進(jìn)制的轉(zhuǎn)換，通常要區(qū)分?jǐn)?shù)的(整數(shù))部分和(小數(shù))部分，并分別按(除2取余數(shù))和(乘2取整數(shù))部分兩種不同的方法來(lái)完成。3．尋址方式要解決的問(wèn)題是如何在指令巾表示一個(gè)操作數(shù)的地址，如何用這種表示得到操作數(shù),或怎樣計(jì)算出操作數(shù)的地址。表示在指令中的操作數(shù)地址通常被稱為(形式地址)；用這種形式地址并結(jié)合某些規(guī)則，可以計(jì)算出操作數(shù)在存儲(chǔ)器中的存儲(chǔ)單元地址，這地址被稱為數(shù)據(jù)的(物理(有效)地址)·4．三級(jí)不同的存儲(chǔ)器，是用讀寫(xiě)速度不同,存儲(chǔ)容量不同,運(yùn)行原理不同,管理運(yùn)用方法也不盡相同的不同存儲(chǔ)器介質(zhì)實(shí)現(xiàn)的。高速緩沖存儲(chǔ)器運(yùn)用(靜態(tài)存儲(chǔ)器芯片)實(shí)現(xiàn)，上存儲(chǔ)器運(yùn)用(動(dòng)態(tài)存儲(chǔ)器芯片)實(shí)現(xiàn)，而虛擬存儲(chǔ)器則運(yùn)用(快速磁盤(pán)設(shè)備)上的—片存儲(chǔ)區(qū)。5．在計(jì)算機(jī)主機(jī)和I／O設(shè)備之間，可以采納不同的限制方式進(jìn)行數(shù)據(jù)傳送。通常分為以下五種方式，即(程序直接限制方式),(程序中斷傳送方式),(直接存儲(chǔ)器存取方式),(I／O通道限制方式)和(外圍處理機(jī)方式)。1．計(jì)算機(jī)字長(zhǎng)一般指的是(總線寬度)，所謂n比特的CPU，其中的n是指(數(shù)據(jù)總線寬度)。2．任何進(jìn)位計(jì)數(shù)制都包含兩個(gè)基本要素，即(基數(shù))和(位權(quán))。在8進(jìn)制計(jì)數(shù)中，基數(shù)為(8)，第i位上的位權(quán)是(8i)。3．當(dāng)前流行的計(jì)算機(jī)系統(tǒng)中，廣泛采納由三種運(yùn)行原理不同,性能差異很大的存儲(chǔ)介質(zhì)，來(lái)分別構(gòu)建(高速緩沖存儲(chǔ)器),(主存儲(chǔ)器)和(虛擬存儲(chǔ)器)，再將它們組成通過(guò)計(jì)算機(jī)硬軟件統(tǒng)一管理與調(diào)度的三級(jí)結(jié)構(gòu)的存儲(chǔ)器系統(tǒng)。4．計(jì)算機(jī)輸入輸出子系統(tǒng)，通常由(計(jì)算機(jī)總線),(輸入輸出接口)和(輸入輸出設(shè)備)等3個(gè)層次的邏輯部件和設(shè)備共同組成，(計(jì)算機(jī)總線)用于連接計(jì)算機(jī)的各個(gè)部件為一體，構(gòu)成完整的整機(jī)系統(tǒng)，在這些部件之間實(shí)現(xiàn)信息的相互溝通與傳送。5．可以從不同的角度對(duì)打印機(jī)進(jìn)行分類。從(印字方式)的角度來(lái)分，可以把打印機(jī)分成擊打式和非擊打式，擊打式打印機(jī)又被分為(點(diǎn)陣式)和(活字式)兩種。非擊打式打印機(jī)是通過(guò)(靜電)和(噴墨)等非機(jī)械撞擊方式完成在紙上著色。1~2答案：3．在一個(gè)二進(jìn)制編碼的系統(tǒng)中，假如每個(gè)數(shù)據(jù)同一位上的符號(hào)“1”都代表確定的值，則該編碼系統(tǒng)屬于\有權(quán)碼\，該值被稱為這個(gè)數(shù)位的\位權(quán)\，計(jì)算一個(gè)數(shù)據(jù)表示的十進(jìn)制的值時(shí)，可以通過(guò)把該數(shù)據(jù)的全部取值為1\數(shù)位的位權(quán)\累加求和來(lái)完成。4．計(jì)算定點(diǎn)小數(shù)補(bǔ)碼一位除時(shí)，是用被除數(shù)和除數(shù)的補(bǔ)碼表示直接計(jì)算商的\補(bǔ)碼\表示的結(jié)果。求得每位商的依據(jù)，是比較被除數(shù)[和中間步驟的差]與除數(shù)的\肯定值\的大小，其規(guī)則是：（1）開(kāi)始時(shí)，當(dāng)被除數(shù)與除數(shù)同號(hào)，用\減\運(yùn)算求第一位商，當(dāng)被除數(shù)與除數(shù)異號(hào)，用\加\運(yùn)算求第一位商；（2）當(dāng)計(jì)算的結(jié)果與除數(shù)(同號(hào))，該位商為1，求下一位商時(shí)要用（減）運(yùn)算完成，結(jié)果與除數(shù)（異號(hào)）時(shí)，該位商為0，求下一位商時(shí)要用（加）運(yùn)算完成；（3）對(duì)運(yùn)算的結(jié)果左移一位寫(xiě)回開(kāi)始時(shí)存放（被除數(shù)）的累加器，對(duì)存放商的寄存器的內(nèi)容也同時(shí)（左移）一位。接下來(lái)開(kāi)始求下一位商。（4）用此方法計(jì)算，假如結(jié)果不溢出，商的符號(hào)和數(shù)值位是用相同的方法計(jì)算出來(lái)的，嚴(yán)格他說(shuō)，此時(shí)求出的商是（反）碼表示的結(jié)果，對(duì)正的商，也就是補(bǔ)碼表示，對(duì)負(fù)的商，應(yīng)當(dāng)再在最低位（加1）后才是真正的補(bǔ)碼表示的商；為了簡(jiǎn)單，也可以不去區(qū)分商的符號(hào)，商的最低位不再經(jīng)過(guò)計(jì)算得到，而是恒置為（1）。5．在計(jì)算機(jī)系統(tǒng)中，地址總線的位數(shù)確定了內(nèi)存儲(chǔ)器（最大的可尋址）空間，數(shù)據(jù)總線的位數(shù)與它的工作頻率的乘積（正比于）該總線最大的輸入／輸出實(shí)力。6．運(yùn)用陣列磁盤(pán)可以比較簡(jiǎn)單地增加磁盤(pán)系統(tǒng)的（存儲(chǔ)容量），提高磁盤(pán)系統(tǒng)的讀寫(xiě)速度，能便利地實(shí)現(xiàn)磁盤(pán)系統(tǒng)的（容錯(cuò)）功能。一,選擇題(每小題3分，共30分)1．下列數(shù)中最小的數(shù)是(C)．A．（1O1001)2：B．(52)8C．(00101001)BCDD．(233)162．1946年研制勝利的第一臺(tái)計(jì)算機(jī)稱為——，1949年研制勝利的第一臺(tái)程序內(nèi)存的計(jì)算機(jī)稱為。(B)A．EDVAC，MARKIBENIAC，EDSACC．ENIAC，MARKID．ENIAC，UNIVACI3．馮.諾依曼機(jī)工作方式的基本特點(diǎn)是(A)。A多指令流單數(shù)據(jù)流B按地址訪問(wèn)并依次執(zhí)行指令c堆棧操作D存儲(chǔ)器按內(nèi)部選擇地址4．兩個(gè)補(bǔ)碼數(shù)相加，只有在最高位相同時(shí)會(huì)有可能產(chǎn)生溢出，在最高位不同時(shí)(C)。A有可能產(chǎn)生溢出B會(huì)產(chǎn)生溢出C肯定不會(huì)產(chǎn)生溢出D不肯定會(huì)產(chǎn)生溢出5．在指令的尋址方式中，寄存器尋址，操作數(shù)在(AB)中，指令中的操作數(shù)是()。A通用寄存器B，寄存器編號(hào)C內(nèi)存單元D．操作數(shù)的地址E．操作數(shù)地址的地址F．操作數(shù)本身G．指令6．關(guān)于操作數(shù)的來(lái)源和去處，表述不正確的是(D)。A第一個(gè)來(lái)源和去處是CPU寄存器B第二個(gè)來(lái)源和去處是外設(shè)中的寄存器C第三個(gè)來(lái)源和去處是內(nèi)存中的存貯器D．第四個(gè)來(lái)源和去處是外存貯器7．對(duì)磁盤(pán)進(jìn)行格式化，在一個(gè)記錄面上要將磁盤(pán)劃分為若干——，在這基礎(chǔ)上，又要將——?jiǎng)澐譃槿舾伞?A)A．磁道，磁道，扇區(qū)B．扇區(qū)，扇區(qū)，磁道C扇區(qū)，磁道，扇區(qū)D．磁道，扇區(qū)，磁道8．在采納DMA方式的I／O系統(tǒng)中，其基本思想是在(B)之間建立直接的數(shù)據(jù)通路。A．CPU與外圍設(shè)備B主存與外圍設(shè)備C外設(shè)與外設(shè)D．CPU與主存1．馮·諾依曼機(jī)工作方式的基本特點(diǎn)是(B)。A，多指令流單數(shù)據(jù)流B.按地址訪問(wèn)并依次執(zhí)行指令C.堆棧操作D.存儲(chǔ)器按內(nèi)部選擇地址2．計(jì)算機(jī)系統(tǒng)中的存儲(chǔ)器系統(tǒng)是指——，沒(méi)有外部存儲(chǔ)器的計(jì)算機(jī)監(jiān)控程序可以存放在中。(D)A．RAM，CPUB．ROM，RAMC.主存儲(chǔ)器，RAM和ROMD.主存儲(chǔ)器和外存儲(chǔ)器，ROM3．某機(jī)字長(zhǎng)16位，采納定點(diǎn)小數(shù)表示，符號(hào)位為1位，尾數(shù)為15位，則可表示的最大正小數(shù)為——，最小負(fù)小數(shù)為——。(C)A．+(216一1)，一(1—2-15)B．+(215一1)，一(1—2-16)C，+(1—215)，一(1一2-15)D．+(215一1)，—(1—215)4．在定點(diǎn)數(shù)運(yùn)算中產(chǎn)生溢出的緣由是(C)。A.運(yùn)算過(guò)程中最高位產(chǎn)生了進(jìn)位或借位B．參與運(yùn)算的操作數(shù)超出了機(jī)器的表示范圍C.運(yùn)算的結(jié)果的操作數(shù)超山了機(jī)器的表示范圍D．寄存器的位數(shù)太少，不得不舍棄最低有效位5.間接尋址是指(D)。A，指令中直接給出操作數(shù)地址B．指令中直接給出操作數(shù)C．指令中間接給出操作數(shù)D.指令中間接給出操作數(shù)地址6．輸入輸出指令的功能是(C)。A.進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算B．進(jìn)行主存與CPU之間的數(shù)據(jù)傳送C．進(jìn)行CPU和I／O設(shè)備之間的數(shù)據(jù)傳送D.改變程序執(zhí)行的依次7．某計(jì)算機(jī)的字長(zhǎng)是8位，它的存儲(chǔ)容量是64KB，若按字編址，則它的尋址范圍應(yīng)當(dāng)是(B)。A．0—128KB．0—64KC，0—32KD．0一16K8．若主存每個(gè)存儲(chǔ)單元為16位，則(B)。A.其地址線也為16位B．其地址線與16無(wú)關(guān)C.其地址線為“位D．其地址線與16有關(guān)9．在計(jì)算機(jī)I／O系統(tǒng)中，在用DMA方式傳送數(shù)據(jù)時(shí)，DMA限制器應(yīng)限制(D)。A.地址總線B．?dāng)?shù)據(jù)總線C．限制總線D.以上都是1o．在計(jì)算機(jī)總線結(jié)構(gòu)的單機(jī)系統(tǒng)中，三總線結(jié)構(gòu)的計(jì)算機(jī)的總線系統(tǒng)由(B)組成，A.系統(tǒng)總線,內(nèi)存總線和l／()總線B．?dāng)?shù)據(jù)總線,地址總線和限制總線C.內(nèi)部總線，系統(tǒng)總線和I／O總線D，ISA總線,VESA總線和PCI總線1．完整的計(jì)算機(jī)系統(tǒng)應(yīng)當(dāng)包括(D)。A．運(yùn)算器,存儲(chǔ)器和限制器B．外部設(shè)備和主機(jī)C．主機(jī)和好用程序D．配套的硬件設(shè)備和軟件系統(tǒng)2．迄今為止，計(jì)算機(jī)中的全部信息仍以二進(jìn)制方式表示的緣由是——，計(jì)算機(jī)硬件能直接執(zhí)行的只有——。(C)A.節(jié)約元件，符號(hào)語(yǔ)言B．運(yùn)算速度快，機(jī)器語(yǔ)言和匯編語(yǔ)言C.物理器件性能所致，機(jī)器語(yǔ)言D.信息處理便利，匯編語(yǔ)言3．下列數(shù)中最小的數(shù)是(C)。A．(1010010)2B．(512)8C．(00101000)BCDD．(235)164．定點(diǎn)數(shù)補(bǔ)碼加法具有兩個(gè)特點(diǎn)：一是符號(hào)位(B)；二是相加后最高位上的進(jìn)位要舍去。A.與數(shù)值位分別進(jìn)行運(yùn)算B．與數(shù)值位一起參與運(yùn)算C.要舍去D．表示溢出5．長(zhǎng)度相同但格式不同的2種浮點(diǎn)數(shù)，假設(shè)前者階碼長(zhǎng),尾數(shù)短，后者階碼短,尾數(shù)長(zhǎng)，其他規(guī)定均相同，則它們可表示的數(shù)的范圍和精度為(B)。A．兩者可表示的數(shù)的范圍和精度相同B．前者可表示的數(shù)的范圍大但精度低C.后者可表示的數(shù)的范圍大且精度高D．前者可表示的數(shù)的范圍大且精度高6．馬上尋址是指(B)。A.指令中直接給出操作數(shù)地址B．指令中直接給出操作數(shù)C.指令中間接給出操作數(shù)D．指令中間接給出操作數(shù)地址7．在限制器中，必需有一個(gè)部件，能供應(yīng)指令在內(nèi)存中的地址，服務(wù)于讀取指令，并接收下條將被執(zhí)行的指令的地址，這個(gè)部件是(C)。A．IPB．IRC．PCD．AR8．某計(jì)算機(jī)的字長(zhǎng)是16位，它的存儲(chǔ)容量是64KB，若按字編址，則它的尋址范圍應(yīng)當(dāng)是(B)。A．0—64KB．0—32KC．0—64KBD．0—32KB9．在采納DMA方式的I／O系統(tǒng)中，其基本思想是在(B)之間建立直接的數(shù)據(jù)通路。A.CPU與外圍設(shè)備B．主存與外圍設(shè)備C.外設(shè)與外設(shè)D．CPU與主存10．在單級(jí)中斷系統(tǒng)中，CPU一旦響應(yīng)中斷，則馬上關(guān)閉(C)標(biāo)記，以防止本次中斷服務(wù)結(jié)束前同級(jí)的其他中斷源產(chǎn)生另一次中斷進(jìn)行干擾。A．中斷允許B.中斷懇求C．中斷屏蔽D．中斷響應(yīng)答案：A2．在定點(diǎn)二進(jìn)制運(yùn)算器中，加法運(yùn)算一般通過(guò)(D)來(lái)實(shí)現(xiàn)。A.原碼運(yùn)算的二進(jìn)制加法器B．反碼運(yùn)算的二進(jìn)制加法器C.補(bǔ)碼運(yùn)算的十進(jìn)制加法器D．補(bǔ)碼運(yùn)算的二進(jìn)制加法器3．定點(diǎn)數(shù)補(bǔ)碼加法具有兩個(gè)特點(diǎn)：一是符號(hào)位與數(shù)值位一起參與運(yùn)算；二是相加后最高位上的進(jìn)位(C)。A．與數(shù)值位分別進(jìn)行運(yùn)算B．與數(shù)值位一起參與運(yùn)算C.要舍去D．表示溢出4．長(zhǎng)度相同但格式不同的2種浮點(diǎn)數(shù)，假設(shè)前者階碼長(zhǎng),尾數(shù)短，后者階碼短,尾數(shù)長(zhǎng)，其他規(guī)定均相同，則它們可表示的數(shù)的范圍和精度為(C)。A．兩者可表示的數(shù)的范圍和精度相同B．前者可表示的數(shù)的范圍大且精度高C.后者可表示的數(shù)的范圍小但精度高D.前者可表示的數(shù)的范圍小且精度高5．直接尋址是指(A)。A．指令中直接給出操作數(shù)地址B．指令中直接給出操作數(shù)C.指令中間接給出操作數(shù)D．指令中間接給出操作數(shù)地址6．堆棧尋址的原則是(B)。A．隨意進(jìn)出B．后進(jìn)先出C.先進(jìn)先出D．后進(jìn)后出7．組成硬連線限制器的主要部件有(B)。A．PC,IPB．PC,IRC．IR,IPD。AR,IP8．微程序限制器中，機(jī)器指令與微指令的關(guān)系是(B)。A．每一條機(jī)器指令由一條微指令來(lái)執(zhí)行B．每一條機(jī)器指令由一段用微指令編成的微程序來(lái)說(shuō)明執(zhí)行C.一段機(jī)器指令組成的程序可由一條微指令來(lái)執(zhí)行，D.一條微指令由若干條機(jī)器指令組成9．若主存每個(gè)存儲(chǔ)單元存8位數(shù)據(jù)，則(B)。A．其地址線也為8位B.其地址線與8無(wú)關(guān)C.其地址線為16位D.其地址線與8有關(guān)10．CPU通過(guò)指令訪問(wèn)Cache所用的程序地址叫做(A)。A．邏輯地址B．物理地址C.虛擬地址D，真實(shí)地址11．在獨(dú)立編址方式下，存儲(chǔ)單元和I／O設(shè)備是靠(A)來(lái)區(qū)分的。A.不同的地址和指令代碼B．不同的數(shù)據(jù)和指令代碼C.不同的數(shù)據(jù)和地址D．不同的地址，12，在采納DMA方式高速傳輸數(shù)據(jù)時(shí)，數(shù)據(jù)傳送是通過(guò)計(jì)算機(jī)的(D)傳輸?shù)摹．限制總線B．專為DMA設(shè)的數(shù)據(jù)總線C．地址總線D．?dāng)?shù)據(jù)總線1~5答案：BABCB6．輸入輸出指令的功能足(C)。A．進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算B.進(jìn)行主存與CPU之間的數(shù)據(jù)傳送C．進(jìn)行CPU和I／O設(shè)備之間的數(shù)據(jù)傳送D.改變程序執(zhí)行的依次7．微程序限制器中，機(jī)器指令與微指令的關(guān)系是(D)。A.一段機(jī)器指令組成的程序可由一條微指令來(lái)執(zhí)行B．一條微指令由若干條機(jī)器指令組成C.每一條機(jī)器指令由一條微指令來(lái)執(zhí)行D.每一條機(jī)器指令由一段用微指令編成的微程序來(lái)說(shuō)明執(zhí)行8．相對(duì)指令流水線方案和多指令周期方案，單指令周期方案的資源利用率和性能價(jià)格比(A)。A.最低B．居中C.最高D．都差不多9．某一RAM芯片，其容量為1024X8位，除電源端和接地端外，連同片選和讀／寫(xiě)信號(hào)該芯片引出腳的最小數(shù)目應(yīng)為(B)。A．23B．20C．17D．1910．在主存和CPU之間增加Cache的目的是(C)。A.擴(kuò)大主存的容量B．增加CPU中通用寄存器的數(shù)量C.解決CPU和主存之間的速度匹配D．代替CPU中的寄存器工作11．計(jì)算機(jī)系統(tǒng)的輸入輸出接口是(B)之間的交接界面。A.CPU與存儲(chǔ)器B.主機(jī)與外圍設(shè)備C.存儲(chǔ)器與外圍設(shè)備D．CPU與系統(tǒng)總線12．在采納DMA方式的I／O系統(tǒng)中，其基本思想是在(B)之間建立直接的數(shù)據(jù)通路。A.CPU與外圍設(shè)備B．主存與外圍設(shè)備C．外設(shè)與外設(shè)D．CPU與主存一,選擇題：1．機(jī)器數(shù)_____中，零的表示形式是唯一的。A．原碼B．補(bǔ)碼C．移碼D．反碼答案：B2．某計(jì)算機(jī)字長(zhǎng)16位，采納補(bǔ)碼定點(diǎn)小數(shù)表示，符號(hào)位為1位，數(shù)值位為15位，則可表示的最大正小數(shù)為_(kāi)____，最小負(fù)小數(shù)為_(kāi)____。

A．B．C．D．答案：C3．加法器采納并行進(jìn)位的目的是_____。A．提高加法器的速度B．快速傳遞進(jìn)位信號(hào)C．優(yōu)化加法器結(jié)構(gòu)D．增加加法器功能答案：B4．組成一個(gè)運(yùn)算器須要多個(gè)部件，但下面所列_____不是組成運(yùn)算器的部件。A．狀態(tài)寄存器B．?dāng)?shù)據(jù)總線C．ALUD．地址寄存器答案：D一,選擇題：1．計(jì)算機(jī)硬件能直接識(shí)別和運(yùn)行的只能是_______程序。A．機(jī)器語(yǔ)言B．匯編語(yǔ)言C．高級(jí)語(yǔ)言D．VHDL答：A2．指令中用到的數(shù)據(jù)可以來(lái)自_______（可多選）。A．通用寄存器B．微程序存儲(chǔ)器C．輸入輸出接口D．指令寄存器E.內(nèi)存單元F.磁盤(pán)答：A,C,E3．匯編語(yǔ)言要經(jīng)過(guò)_______的翻譯才能在計(jì)算機(jī)中執(zhí)行。A．編譯程序B．?dāng)?shù)據(jù)庫(kù)管理程序C．匯編程序D．文字處理程序答：C4．在設(shè)計(jì)指令操作碼時(shí)要做到_______（可多選）。A．能區(qū)分一套指令系統(tǒng)中的全部指令B．能表明操作數(shù)的地址C．長(zhǎng)度隨意確定D．長(zhǎng)度適當(dāng)規(guī)范統(tǒng)一答：A,B,D5．限制器的功能是_______。A．向計(jì)算機(jī)各部件供應(yīng)限制信號(hào)B．執(zhí)行語(yǔ)言翻譯C．支持匯編程序D．完成數(shù)據(jù)運(yùn)算答：A6．從資源利用率和性能價(jià)格比考慮，指令流水線方案_______，多指令周期方案_______，單指令周期方案_______。A．最好B．次之C．最不可取D．都差不多答：A,B,C一,選擇題：1．下列部件（設(shè)備）中，存取速度最快的是______。答：CA．光盤(pán)存儲(chǔ)器B．CPU的寄存器

C．軟盤(pán)存儲(chǔ)器D．硬盤(pán)存儲(chǔ)器2．某SRAM芯片，其容量為1K×8位，加上電源端和接地端，該芯片引出線的最少數(shù)目應(yīng)為_(kāi)_____。答：DA．23B．25C．50D．203．在主存和CPU之間增加Cache的目的是______。A．?dāng)U大主存的容量B．增加CPU中通用寄存器的數(shù)量C．解決CPU和主存之間的速度匹配D．代替CPU中的寄存器工作答：C4．在獨(dú)立編址方式下，存儲(chǔ)單元和I/O設(shè)備是靠______來(lái)區(qū)分的。A．不同的地址和指令代碼B．不同的數(shù)據(jù)和指令代碼C．不同的數(shù)據(jù)和地址D．不同的地址答：A5．隨著CPU速度的不斷提升，程序查詢方式很少被采納的緣由是______。A．硬件結(jié)構(gòu)困難B．硬件結(jié)構(gòu)簡(jiǎn)單C．CPU與外設(shè)串行工作D．CPU與外設(shè)并行工作答：D6．在采納DMA方式的I/O系統(tǒng)中，其基本思想是在____之間建立直接的數(shù)據(jù)通路。A．CPU與外設(shè)B．主存與外設(shè)C．CPU與主存D．外設(shè)與外設(shè)答：B1．在做脫機(jī)運(yùn)算器試驗(yàn)時(shí)，送到運(yùn)算器芯片的限制信號(hào)是通過(guò)（）供應(yīng)的，外部送到運(yùn)算器芯片的數(shù)據(jù)信號(hào)是通過(guò)（）供應(yīng)的，并通過(guò)（）查看運(yùn)算器的運(yùn)算結(jié)果（運(yùn)算的值和特征標(biāo)記位狀態(tài)）。FDBA.計(jì)算機(jī)的限制器B.發(fā)光二極管指示燈亮滅狀態(tài)C.顯示器屏幕上的內(nèi)容D.手撥數(shù)據(jù)開(kāi)關(guān)E.運(yùn)算器累加器中的內(nèi)容F.微型開(kāi)關(guān)2．在組合邏輯的限制器中，節(jié)拍發(fā)生器〔TIMING〕的作用在于指明指令的執(zhí)行（），它是一個(gè)典型的（）邏輯電路，從一個(gè)節(jié)拍狀態(tài)變到下一個(gè)節(jié)拍狀態(tài)時(shí)，同時(shí)翻轉(zhuǎn)的觸發(fā)器數(shù)目以盡可能的（）為好。LBHA.快B.時(shí)序C.多D.組合E.數(shù)據(jù)F.限制G.類型H.少1．次序J．狀態(tài)K.過(guò)程L.步驟3．在計(jì)算機(jī)硬件系統(tǒng)中，在指令的操作數(shù)字段中所表示的內(nèi)存地址被稱為（），用它計(jì)算出來(lái)的送到內(nèi)存用以訪問(wèn)一個(gè)存儲(chǔ)器單元的地址被稱為（）；在講解虛擬存儲(chǔ)器時(shí)，程序的指令中運(yùn)用的是存儲(chǔ)器的（），經(jīng)過(guò)地址變換后得到的可以用以訪問(wèn)一個(gè)存儲(chǔ)器單元的地址被稱為（）；CAFEA.有效地址B.內(nèi)存地址C.形式地址D.文件地址E.物理地址F.邏輯地址G.虛擬地址H.指令地址I.指令地址J.CACHE地址三,簡(jiǎn)答題（50分）1．簡(jiǎn)述計(jì)算機(jī)運(yùn)算器部件的主要功能。(分)答：運(yùn)算器部件是計(jì)算機(jī)五大功能部件中的數(shù)據(jù)加工部件。運(yùn)算器的首要功能是完成對(duì)數(shù)據(jù)的算術(shù)和邏輯運(yùn)算，由其內(nèi)部的ALU擔(dān)當(dāng)。運(yùn)算器的第二項(xiàng)功能是暫存將參與運(yùn)算的數(shù)據(jù)和中間結(jié)果，由其內(nèi)部的一組寄存器擔(dān)當(dāng)。另外，運(yùn)算器通常還作為處理機(jī)內(nèi)部傳送數(shù)據(jù)的重要通路。2．一條指令通常由哪些部分組成簡(jiǎn)述各部分的功能。(8分)答：通常狀況下，一條指令要由操作碼和操作數(shù)地址兩部分內(nèi)容組成。其中第一部分是指令的操作碼，它確定了本條指令是執(zhí)行算術(shù),邏輯,讀寫(xiě)等多種操作中的哪一種功能，計(jì)算機(jī)為每條指令安排了一個(gè)確定的操作碼。第二部分是指令的操作數(shù)地址，用于給出被操作的信息(指令或數(shù)據(jù))的地址，包括參與運(yùn)算的一或多個(gè)操作數(shù)所在的地址，運(yùn)算結(jié)果的保存地址，程序的轉(zhuǎn)移地址,被調(diào)用的子程序的人口地址等。3．什么是高速緩沖存儲(chǔ)器在計(jì)算機(jī)系統(tǒng)中它是如何發(fā)揮作用的(7分)答：高速緩沖存儲(chǔ)器，是一個(gè)相對(duì)于主存來(lái)說(shuō)容量很小,速度特快,用靜態(tài)存儲(chǔ)器器件實(shí)現(xiàn)的存儲(chǔ)器系統(tǒng)。它的作用在于緩解主存速度慢,跟不上CPU瀆寫(xiě)速度要求的沖突。它的實(shí)現(xiàn)原理是，把CPU最近最可能用到的少量信息(數(shù)據(jù)或指令)從主存復(fù)制到CACHE中，當(dāng)CPU下次再用這些信息時(shí)，它就不必訪問(wèn)慢速的主存，而直接從快速的CACHE中得到，從而提高了得到這些信息的速度，使CPU有更高的運(yùn)行效率。4．說(shuō)明術(shù)語(yǔ)：總線周期。(7分)答：總線周期通常指的是通過(guò)總線完成一次內(nèi)存讀寫(xiě)操作或完成一次輸入輸出設(shè)備的讀寫(xiě)操作所必需的時(shí)間。依據(jù)詳細(xì)的操作性質(zhì)，可以把一個(gè)總線周期區(qū)分為內(nèi)存讀周期,內(nèi)存寫(xiě)周期,I／O讀周期和I／O寫(xiě)周期等4種類型。1．1．按你自己的理解和想像的計(jì)算機(jī)的硬件（應(yīng)有中斷功能）組成，寫(xiě)出完成下面給定的指令格式的指令的執(zhí)行流程；（18分）（1）累加器內(nèi)容完成“異或”運(yùn)算“異或”指令的指令格式操作碼DRSR（2）把一個(gè)內(nèi)存單元中的內(nèi)容讀到所選擇的一個(gè)累加器中。操作碼DRSR答案：（1）執(zhí)行流程：a.程序計(jì)數(shù)器的內(nèi)容→地址寄存器b.讀內(nèi)存，讀出的指令→指令寄存器c.DR的內(nèi)容異或SR的內(nèi)容，結(jié)果→DRd.檢查有無(wú)中斷懇求，有，則進(jìn)行相應(yīng)處理；無(wú)，則轉(zhuǎn)入下一條指令的執(zhí)行過(guò)程。（2）執(zhí)行流程：a.程序計(jì)數(shù)器的內(nèi)容→地址寄存器b.讀內(nèi)存，讀出的指令→指令寄存器c.SR的內(nèi)容→地址寄存器（寄存器間接尋址方式）d.讀內(nèi)存，讀出的數(shù)據(jù)→DRe.檢查有無(wú)中斷懇求，有，則進(jìn)行相應(yīng)處理；無(wú)，則轉(zhuǎn)入下一條指令的執(zhí)行過(guò)程2．2．回答中斷處理功能在計(jì)算機(jī)系統(tǒng)中的主要作用，至少說(shuō)出5點(diǎn)。（15分）參考答案（隨意選答5個(gè)）（1）一種重要的輸入輸出方式（2）硬件故障報(bào)警處理（3）支持多道程序運(yùn)行（4）支持實(shí)時(shí)處理功能（5）支持人機(jī)交互的重要手段（6）支持計(jì)算機(jī)之間高速通訊和網(wǎng)絡(luò)功能（刀支持建立多任務(wù)系統(tǒng)和多處理機(jī)系統(tǒng)3．3．在計(jì)算機(jī)系統(tǒng)中，運(yùn)用直接存儲(chǔ)器訪問(wèn)的目的是什么？在采納總線周期“挪用”方式把外圍設(shè)備傳送來(lái)的一個(gè)數(shù)據(jù)寫(xiě)進(jìn)內(nèi)存儲(chǔ)器的一個(gè)單元的期間，CPU可能處于何種運(yùn)行方式？對(duì)采納直接存儲(chǔ)器訪問(wèn)的外圍設(shè)備，要給出中斷懇求功能嗎？為什么？（17分）答案：（1）既要提高高速外圍設(shè)備與計(jì)算機(jī)主機(jī)（內(nèi)存儲(chǔ)器）之間傳送數(shù)據(jù)的速度，又要降低數(shù)據(jù)人出對(duì)CPU的時(shí)間開(kāi)銷(xiāo)；（5分）（2）在采納總線周期“挪用”方式把外圍設(shè)備傳送來(lái)的一個(gè)數(shù)據(jù)寫(xiě)進(jìn)內(nèi)存儲(chǔ)器的一個(gè)單元的期間，CPU可能處于等待運(yùn)用總線的狀態(tài)（與DMA競(jìng)爭(zhēng)運(yùn)用總線而且未取得總線運(yùn)用權(quán)），或正在正常執(zhí)行程序（未遇到與DMA競(jìng)爭(zhēng)運(yùn)用總線的狀況）；（6分）（3）對(duì)采納直接存儲(chǔ)器訪問(wèn)的外圍設(shè)備，也要給出中斷懇求功能，因?yàn)橐淮螖?shù)據(jù)傳送可能要多次（每次傳送一批數(shù)據(jù)）啟動(dòng)DMA傳送過(guò)程才能完成，每傳送完成一批數(shù)據(jù)，DMA卡要送中斷懇求信號(hào)給CPU。1．簡(jiǎn)述計(jì)算機(jī)運(yùn)算器部件的主要功能。答案：運(yùn)算器部件是計(jì)算機(jī)五大功能部件中的數(shù)據(jù)加工部件。運(yùn)算器的首要功能是完成對(duì)數(shù)據(jù)的算術(shù)和邏輯運(yùn)算，由其內(nèi)部的ALu擔(dān)當(dāng)。運(yùn)算器的第二項(xiàng)功能是暫存將參與運(yùn)算的數(shù)據(jù)和中間結(jié)果，由其內(nèi)部的一組寄存器擔(dān)當(dāng)。另外，運(yùn)算器通常還作為處理機(jī)內(nèi)部傳送數(shù)據(jù)的重要通路。2．在教學(xué)計(jì)算機(jī)的總線設(shè)計(jì)中，提到并實(shí)現(xiàn)了內(nèi)部總線和外部總線，這指的是什么含義他們是如何連接起來(lái)的如何限制二者之間的通斷以及數(shù)據(jù)傳送的方向？答案：在教學(xué)計(jì)算機(jī)的總線設(shè)計(jì)中，cPu一側(cè)運(yùn)用的數(shù)據(jù)總線被稱為內(nèi)部總線，在內(nèi)存儲(chǔ)器和I／O接口一側(cè)運(yùn)用的數(shù)據(jù)總線被稱為外部總線，他們經(jīng)過(guò)雙向三態(tài)門(mén)電路實(shí)現(xiàn)相互連接，而雙向三態(tài)門(mén)電路本身就有一個(gè)選擇接通或斷開(kāi)兩個(gè)方向的數(shù)據(jù)信息的限制信號(hào)，還有另一個(gè)選擇數(shù)據(jù)傳送方向的限制信號(hào)，只要依據(jù)運(yùn)行要求正確地供應(yīng)出這2個(gè)限制信號(hào)即可。1．簡(jiǎn)述奇偶校驗(yàn)碼和海明校驗(yàn)碼的實(shí)現(xiàn)原理。答：奇偶校驗(yàn)碼原理：通常是為一個(gè)字節(jié)補(bǔ)充一個(gè)二進(jìn)制位，稱為校驗(yàn)位，通過(guò)設(shè)置校驗(yàn)位的值為0或1的方式，使字節(jié)自身的8位和該校驗(yàn)位含有1值的位數(shù)肯定為奇數(shù)或偶數(shù)。在接收方，檢查接收到的碼字是否還滿意取值為1的總的位數(shù)的奇偶關(guān)系，來(lái)確定數(shù)據(jù)是否出錯(cuò)。海明校驗(yàn)碼原理：是在k個(gè)數(shù)據(jù)位之外加上r個(gè)校驗(yàn)位，從而形成一個(gè)k+r位的新的碼字，使新的碼字的碼距比較勻稱地拉大。把數(shù)據(jù)的每一個(gè)二進(jìn)制位安排在幾個(gè)不同的偶校驗(yàn)位的組合中，當(dāng)某一位出現(xiàn)錯(cuò)誤，就會(huì)引起相關(guān)的幾個(gè)校驗(yàn)位的值發(fā)生變化，這不但可以發(fā)覺(jué)錯(cuò)誤，還可以指出哪一位出錯(cuò)，為進(jìn)一步糾錯(cuò)供應(yīng)了依據(jù)。2．簡(jiǎn)述教材中給出的MIPS計(jì)算機(jī)的運(yùn)算器部件的功能和組成。答：MIPS計(jì)算機(jī)的運(yùn)算器部件的功能和組成：運(yùn)算器的首要功能是完成對(duì)數(shù)據(jù)的算術(shù)和邏輯運(yùn)算,由其內(nèi)部的一個(gè)被稱之為算術(shù)與邏輯運(yùn)算部件(英文縮寫(xiě)為ALU)擔(dān)當(dāng)；運(yùn)算器的第二項(xiàng)功能，是暫存將參與運(yùn)算的數(shù)據(jù)和中間結(jié)果,由其內(nèi)部的一組寄存器擔(dān)當(dāng)；為了用硬件線路完成乘除指令運(yùn)算,運(yùn)算器內(nèi)一般還有一個(gè)能自行左右移位的專用寄存器,通稱乘商寄存器。這些部件通過(guò)幾組多路選通器電路實(shí)現(xiàn)相互連接和數(shù)據(jù)傳送；運(yùn)算器要與計(jì)算機(jī)其它幾個(gè)功能部件連接在一起協(xié)同運(yùn)行,還必需有接受外部數(shù)據(jù)輸入和送出運(yùn)算結(jié)果的邏輯電路。3．浮點(diǎn)運(yùn)算器由哪幾部分組成？答：處理浮點(diǎn)數(shù)指數(shù)部分的部件,處理尾數(shù)的部件,加速移位操作的移位寄存器線路以及寄存器堆等組成。4．假定X=0.0110011*211，Y=0.1101101*2-10（此處的數(shù)均為二進(jìn)制），在不運(yùn)用隱藏位的狀況下，回答下列問(wèn)題：（1）浮點(diǎn)數(shù)階碼用4位移碼,尾數(shù)用8位原碼表示（含符號(hào)位），寫(xiě)出該浮點(diǎn)數(shù)能表示的肯定值最大,最小的（正數(shù)和負(fù)數(shù)）數(shù)值；解答：肯定值最大：111101111111,111111111111；肯定值最?。?00100000000,000110000000（2）寫(xiě)出X,Y的浮點(diǎn)數(shù)表示。[X]?。?01100110011

[Y]?。?11001101101（3）計(jì)算X+YA：求階差：|△E|=|1011-0110|=0101B：對(duì)階：Y變?yōu)?0110000001101101C：尾數(shù)相加：00011001100000+00000001101101=00011011001101D：規(guī)格化：左規(guī)：尾數(shù)為011011001101，階碼為1010F：舍入處理：采納0舍1入法處理，則有001101100+1=001101101E：不溢出所以，X+Y最終浮點(diǎn)數(shù)格式的結(jié)果：101001101101，即0.1101101*2101．一條指令通常由哪兩個(gè)部分組成？指令的操作碼一般有哪幾種組織方式？各自應(yīng)用在什么場(chǎng)合？各自的優(yōu)缺點(diǎn)是什么？答：一條指令通常由操作碼和操作數(shù)兩個(gè)部分組成。指令的操作碼一般有定長(zhǎng)的操作碼,變長(zhǎng)的操作碼兩種組織方式。定長(zhǎng)操作碼的組織方式應(yīng)用在當(dāng)前多數(shù)的計(jì)算機(jī)中；變長(zhǎng)的操作碼組織方式一般用在小型及以上的計(jì)算機(jī)當(dāng)中。（注：存疑）定長(zhǎng)操作碼的組織方式對(duì)于簡(jiǎn)化計(jì)算機(jī)硬件設(shè)計(jì)，提高指令譯碼和識(shí)別速度有利。變長(zhǎng)的操作碼組織方式可以在比較短的指令字中，既能表示出比較多的指令條數(shù)，又能盡量滿意給出相應(yīng)的操作數(shù)地址的要求。2．如何在指令中表示操作數(shù)的地址？通常運(yùn)用哪些基本尋址方式？答：是通過(guò)尋址方式來(lái)表示操作數(shù)的地址。

通常運(yùn)用的基本尋址方式有：馬上數(shù)尋址,直接尋址,寄存器尋址,寄存器間接尋址,變址尋址,相對(duì)尋址,間接尋址,堆棧尋址等。3．為讀寫(xiě)輸入/輸出設(shè)備，通常有哪幾種常用的尋址方式用以指定被讀寫(xiě)設(shè)備？答：為讀寫(xiě)輸入/輸出設(shè)備，通常有兩種常用的編址方式用以指定被讀寫(xiě)設(shè)備，一是I/O端口與主存儲(chǔ)器統(tǒng)一的編制方式，另一種是I/O端口與主存儲(chǔ)器彼此獨(dú)立的編制方式。(存疑，此答案回答的是編碼方式，而非尋址方式--!)4．簡(jiǎn)述計(jì)算機(jī)中限制器的功能和基本組成，微程序的限制器和硬連線的限制器在組成和運(yùn)行原理方面有何相同和不同之處？答：限制器主要由下面4個(gè)部分組成：（1）程序計(jì)數(shù)器（PC），是用于供應(yīng)指令在內(nèi)存中的地址的部件，服務(wù)于讀取指令，能執(zhí)行內(nèi)容增量和接收新的指令地址，用于給出下一條將要執(zhí)行的指令的地址。（2）指令寄存器（IR），是用于接收并保存從內(nèi)存儲(chǔ)器讀出來(lái)的指令內(nèi)容的部件，在執(zhí)行本條指令的整個(gè)過(guò)程中，為系統(tǒng)運(yùn)行供應(yīng)指令本身的主要信息。（3）指令執(zhí)行的步驟標(biāo)記線路，用于標(biāo)記出每條指令的各個(gè)執(zhí)行步驟的相對(duì)次序關(guān)系，保證每一條指令按設(shè)定的步驟序列依次執(zhí)行。（4）全部限制信號(hào)的產(chǎn)生部件，它依據(jù)指令操作碼,指令的執(zhí)行步驟（時(shí)刻），或許還有些另外的條件信號(hào)，來(lái)形成或供應(yīng)出當(dāng)前執(zhí)行步驟計(jì)算機(jī)各個(gè)部件要用到的限制信號(hào)。計(jì)算機(jī)整機(jī)各硬件系統(tǒng)，正是在這些信號(hào)限制下協(xié)同運(yùn)行，執(zhí)行指令，產(chǎn)生預(yù)期的執(zhí)行結(jié)果。由于上述后兩個(gè)部分的詳細(xì)組成與運(yùn)行原理不同，限制器被分為硬連線限制器和微程序限制器兩大類。微程序的限制器和組合邏輯的限制器是計(jì)算機(jī)中兩種不同類型的限制器。共同點(diǎn)：①基本功能都是供應(yīng)計(jì)算機(jī)各個(gè)部件協(xié)同運(yùn)行所須要的限制信號(hào)；②組成部分都有程序計(jì)數(shù)器PC，指令寄存器IR；③都分成幾個(gè)執(zhí)行步驟完成每一條指令的詳細(xì)功能。不同點(diǎn)：主要表現(xiàn)在處理指令執(zhí)行步驟的方法，供應(yīng)限制信號(hào)的方案不一樣。微程序的限制器是通過(guò)微指令地址的連接區(qū)分指令執(zhí)行步驟，應(yīng)供應(yīng)的限制信號(hào)從限制存儲(chǔ)器中讀出，并經(jīng)過(guò)一個(gè)微指令寄存器送到被限制部件。組合邏輯限制器是用節(jié)拍發(fā)生器指明指令執(zhí)行步驟，用組合邏輯電路直接給出應(yīng)供應(yīng)的限制信號(hào)。微程序的限制器的優(yōu)點(diǎn)是設(shè)計(jì)與實(shí)現(xiàn)簡(jiǎn)單些，易用于實(shí)現(xiàn)系列計(jì)算機(jī)產(chǎn)品的限制器，理論上可實(shí)現(xiàn)動(dòng)態(tài)微程序設(shè)計(jì)，缺點(diǎn)是運(yùn)行速度要慢一些。組合邏輯限制器的優(yōu)點(diǎn)是運(yùn)行速度明顯地快，缺點(diǎn)是設(shè)計(jì)與實(shí)現(xiàn)困難些，但隨著EDA工具的成熟，該缺點(diǎn)已得到很大緩解。5．限制器的設(shè)計(jì)和該計(jì)算機(jī)的指令系統(tǒng)是什么關(guān)系？答：限制器的的基本功能，是依據(jù)當(dāng)前正在執(zhí)行的指令，和它所處的執(zhí)行步驟，形成并供應(yīng)在這一時(shí)刻整機(jī)各部件要用到的限制信號(hào)。所以，限制器的設(shè)計(jì)和該計(jì)算機(jī)的指令系統(tǒng)是一一對(duì)應(yīng)的關(guān)系，也就是限制器的設(shè)計(jì)應(yīng)依據(jù)指令的要求來(lái)進(jìn)行，特殊是要分析每條指令的執(zhí)行步驟，產(chǎn)生每個(gè)步驟所須要的限制信號(hào)。6．指令采納依次方式,流水線方式執(zhí)行的主要差別是什么？各有什么優(yōu)點(diǎn)和缺點(diǎn)？依次方式是，在一條指令完全執(zhí)行結(jié)束后，再開(kāi)始執(zhí)行下一條指令。優(yōu)點(diǎn)是限制器設(shè)計(jì)簡(jiǎn)單，簡(jiǎn)單實(shí)現(xiàn)，；缺點(diǎn)是速度比較慢。指令流水線方式是提高計(jì)算機(jī)硬件性能的重要技術(shù)和有效措施，在成本增加不多的狀況下很明顯地提高了計(jì)算機(jī)的性能。追求的目標(biāo)是力爭(zhēng)在每一個(gè)指令執(zhí)行步驟中完成一條指令的執(zhí)行過(guò)程。實(shí)現(xiàn)思路是把一條指令的幾項(xiàng)功能劃分到不同的執(zhí)行部件去完成，在時(shí)間上又允許這幾個(gè)部件可以同時(shí)運(yùn)行。缺點(diǎn)是限制器設(shè)計(jì)困難，比較不簡(jiǎn)單實(shí)現(xiàn)，；突出的優(yōu)點(diǎn)是速度明顯提高。1．在三級(jí)存儲(chǔ)體系中，主存,外存和高速緩存各有什么作用？各有什么特點(diǎn)？答：多級(jí)存儲(chǔ)器系統(tǒng)，是圍繞讀寫(xiě)速度尚可,存儲(chǔ)容量適中的主存儲(chǔ)器來(lái)組織和運(yùn)行的,并由高速緩沖存儲(chǔ)器緩解主存讀寫(xiě)速度慢,不能滿意CPU運(yùn)行速度須要的沖突；用虛擬存儲(chǔ)器更大的存儲(chǔ)空間，解決主存容量小,存不下規(guī)模更大的程序與更多數(shù)據(jù)的難題，從而達(dá)到使整個(gè)存儲(chǔ)器系統(tǒng)有更高的讀寫(xiě)速度,盡可能大的存儲(chǔ)容量,相對(duì)較低的制造與運(yùn)行成本。高速緩沖存儲(chǔ)器的問(wèn)題是容量很小，虛擬存儲(chǔ)器的問(wèn)題是讀寫(xiě)速太慢。追求整個(gè)存儲(chǔ)器系統(tǒng)有更高的性能/價(jià)格比的核心思路，在于運(yùn)用中充分發(fā)揮三級(jí)存儲(chǔ)器各自的優(yōu)勢(shì)，盡量避開(kāi)其短處。2．什么是隨機(jī)存取方式？哪些存儲(chǔ)器采納隨機(jī)存取方式？答：RAM,即隨機(jī)存儲(chǔ)器，可以看作是由很多基本的存儲(chǔ)單元組合起來(lái)構(gòu)成的大規(guī)模集成電路。靜態(tài)隨機(jī)存儲(chǔ)器（RAM）和動(dòng)態(tài)隨機(jī)存儲(chǔ)器（DRAM）可采納隨機(jī)存取方式。3．什么是虛擬存儲(chǔ)器？它能解決什么問(wèn)題？為什么？答：虛擬存儲(chǔ)器屬于主存－外存層次，由存儲(chǔ)器管理硬件和操作系統(tǒng)中存儲(chǔ)器管理軟件支持，借助于硬磁盤(pán)等協(xié)助存儲(chǔ)器，并以透亮方式供應(yīng)應(yīng)用戶的計(jì)算機(jī)系統(tǒng)具有輔存的容量，接近主存的速度，單位容量的成本和輔存差不多的存儲(chǔ)器。主要用來(lái)緩解內(nèi)存不足的問(wèn)題。因?yàn)橄到y(tǒng)會(huì)運(yùn)用一部分硬盤(pán)空間來(lái)補(bǔ)充內(nèi)存。4．什么是串行接口和并行接口？簡(jiǎn)述它們的數(shù)據(jù)傳輸方式和適用場(chǎng)合。答：串行接口只須要一對(duì)信號(hào)線來(lái)傳輸數(shù)據(jù)，主要用于傳輸速度不高,傳輸距離較長(zhǎng)的場(chǎng)合。并行接口傳輸按字或字節(jié)處理數(shù)據(jù)，傳輸速率較低，好用于傳輸速度較高的設(shè)備，如打印機(jī)等。5．CPU在每次執(zhí)行中斷服務(wù)程序前后應(yīng)做哪些工作？答：CPU在每次執(zhí)行中斷服務(wù)程序前完成：關(guān)中斷；保存斷點(diǎn)和被停下來(lái)的程序的現(xiàn)場(chǎng)信息；判別中斷源，轉(zhuǎn)中斷服務(wù)程序的入口地址；執(zhí)行開(kāi)中斷指令。CPU在每次執(zhí)行中斷服務(wù)程序后完成：關(guān)中斷，打算返回主程序；復(fù)原現(xiàn)場(chǎng)信息，復(fù)原斷點(diǎn)；執(zhí)行開(kāi)中斷；返回主程序。6．總線的信息傳輸有哪幾種方式？詳細(xì)說(shuō)明幾種方式的特點(diǎn)。答：總線的傳輸方式有：串行傳送,并行傳送,復(fù)用傳送和數(shù)據(jù)包傳送。1．簡(jiǎn)述浮點(diǎn)運(yùn)算器的作用，它由哪幾部分組成(分)答：浮點(diǎn)運(yùn)算器是主要用于對(duì)計(jì)算機(jī)內(nèi)的浮點(diǎn)數(shù)進(jìn)行運(yùn)算的部件。浮點(diǎn)數(shù)．通常由階碼和尾數(shù)兩部分組成，階碼是整數(shù)形式的，尾數(shù)是定點(diǎn)小數(shù)形式的。這兩部分執(zhí)行的操作不盡相同。因此，浮點(diǎn)運(yùn)算器總是由處理階碼和處理尾數(shù)的這樣兩部分邏輯線路組成。2．計(jì)算機(jī)指令中要用到的操作數(shù)一般可以來(lái)自哪些部件(分)答：操作數(shù)的來(lái)源一是CPU內(nèi)部的通用寄存器，二是外圍設(shè)備(接口)中的一個(gè)寄存器，三是內(nèi)存儲(chǔ)器的一個(gè)存儲(chǔ)單元。3．Cache，有哪3種基本映像方式，直接映像方式的主要優(yōu)缺點(diǎn)是什么(7分)答：Cache，存儲(chǔ)器通常運(yùn)用3種映像方式，它們是全相聯(lián)映像方式,直接映像方式,組相聯(lián)映像方式。直接映像是簡(jiǎn)單的地址映像，地址變換速度較快，且遇到?jīng)_突替換時(shí)，只要將所在的塊替換出來(lái)。不須要替換算法，硬件實(shí)現(xiàn)更簡(jiǎn)單，但它的命中率略低。4．簡(jiǎn)述總線的串行傳送,并行傳送,復(fù)用傳送和數(shù)據(jù)包傳送四種基本信息傳輸方式的特點(diǎn)。(8分)答：串行傳送方式是I＼位字長(zhǎng)的數(shù)據(jù)通過(guò)一條通信信號(hào)線一位一位地傳送；并行傳送方式是字長(zhǎng)n位的數(shù)據(jù)由n條信號(hào)線同時(shí)傳送，數(shù)據(jù)傳輸?shù)乃俣犬?dāng)然快多子；復(fù)用傳送方式也就是將數(shù)據(jù)分時(shí)分組傳送的方式，它由同步信號(hào)限制，在一組通信線上采納分時(shí)的方法，輪番地并行傳送不同組信號(hào)。這種方式削減了信號(hào)線的數(shù)目，提高了總線的利用率，同時(shí)也降低了成本，但影響了整體的傳輸速度；數(shù)據(jù)包傳送方式是將被傳送的信息組成一個(gè)固定的數(shù)據(jù)結(jié)構(gòu)，通常包含數(shù)據(jù),地址和時(shí)鐘等信息，這樣削減了通信中同步操作的時(shí)間。1．舉例說(shuō)明計(jì)算機(jī)中寄存器尋址,寄存器間接尋址方式，從形式地址到得到操作數(shù)的尋址處理過(guò)程。答案：(1)寄存器尋址，形式地址為寄存器名(或編號(hào))，寄存器中的內(nèi)容為操作數(shù)；(2)寄存器間接尋址，形式地址為寄存器名(或編號(hào))，寄存器中的內(nèi)容為操作數(shù)的地址，再讀一次內(nèi)存得到操作數(shù)。2．多級(jí)結(jié)構(gòu)的存儲(chǔ)器是由哪3級(jí)存儲(chǔ)器組成的每一級(jí)存儲(chǔ)器運(yùn)用什么類型的存儲(chǔ)介質(zhì)，這些介質(zhì)的主要特性是什么答案：多級(jí)結(jié)構(gòu)的存儲(chǔ)器是由高速緩存,主存儲(chǔ)器和虛擬存儲(chǔ)器組成的。高速緩沖存儲(chǔ)器運(yùn)用靜態(tài)存儲(chǔ)器芯片實(shí)現(xiàn)，主存儲(chǔ)器通常運(yùn)用動(dòng)態(tài)存儲(chǔ)器芯片實(shí)現(xiàn)，而虛擬存儲(chǔ)器則運(yùn)用快速磁盤(pán)設(shè)備上的一片存儲(chǔ)區(qū)。前兩者是半導(dǎo)體電路器件，以數(shù)字邏輯電路方式進(jìn)行讀寫(xiě)，后者則是在磁性介質(zhì)層中通過(guò)電磁轉(zhuǎn)換過(guò)程完成信息讀寫(xiě)。1．高速緩沖存儲(chǔ)器在計(jì)算機(jī)系統(tǒng)中的主要作用是什么，用什么類型的存儲(chǔ)器芯片實(shí)現(xiàn)，為什么答案：．高速緩沖存儲(chǔ)器，是一個(gè)相對(duì)于主存來(lái)說(shuō)容量很小,速度特快,用靜態(tài)存儲(chǔ)器器件實(shí)現(xiàn)的存儲(chǔ)器系統(tǒng)。它的作用在于緩解主有速度慢,跟不上CPU讀寫(xiě)速度要求的沖突。它的實(shí)現(xiàn)原理，是把CPU最近最可能用到的少量信息(數(shù)據(jù)或指令)從主存復(fù)制到CACHE中，當(dāng)CPU下次再用這些信息時(shí)，它就不必訪問(wèn)慢速的主存，而直接從快速的CACHE中得到，從而提高了得到這些信息的速度，使CPU有更高的運(yùn)行效率。2．開(kāi)中斷，關(guān)中斷的含義是什么他們的作用是什么答案：通常是在CPU內(nèi)部沒(méi)置—個(gè)"中斷允許”觸發(fā)器，只有該觸發(fā)器被置為“1“狀態(tài)，才允許CPU響應(yīng)中斷懇求，該觸發(fā)器被置為“o”狀態(tài)，則禁止CPU響應(yīng)中斷懇求。為此，在指令系統(tǒng)中，為操作“中斷允許”觸發(fā)器，應(yīng)設(shè)置“開(kāi)中斷”指令(置“1”中斷允許觸發(fā)器)和“關(guān)中斷”指令(清“o”中斷允許觸發(fā)器)。四,計(jì)算題：1．將十六進(jìn)制數(shù)據(jù)14.4CH表示成二進(jìn)制數(shù)，然后表示成八進(jìn)制數(shù)和十進(jìn)制數(shù)。14.4CH=(10100.01001100)2=(14.23)8=(20.21875)10注：本題原答案疑似錯(cuò)誤，本人答案為：14.4CH=(10100.01001100)2=(24.23)8=(20.296875)10,請(qǐng)各位同學(xué)自行學(xué)習(xí)驗(yàn)證。2．對(duì)下列十進(jìn)制數(shù)表示成8位（含一位符號(hào)位）二進(jìn)制數(shù)原碼和補(bǔ)碼編碼。（1）17；

[X]原＝00010001，[X]補(bǔ)＝00010001（2）-17；[X]原＝10010001，[X]補(bǔ)＝111011113．已知下列各[x]原，分別求它們的[x]反和[x]補(bǔ)。（1）[x]原＝0.10100；[x]反＝010100，[x]補(bǔ)＝010100（2）[x]原＝1.00111；[x]反＝111000，[x]補(bǔ)＝111001（注：本答案不確定）（3）[x]原＝010100；[x]反＝010100，[x]補(bǔ)＝010100（4）[x]原＝110100；[x]反＝101011，[x]補(bǔ)＝1011004．寫(xiě)出X＝10111101，Y＝－00101011的雙符號(hào)位原碼,反碼,補(bǔ)碼表示，并用雙符號(hào)補(bǔ)碼計(jì)算兩個(gè)數(shù)的差。

[X]原＝0010111101,[X]反＝0010111101,[X]補(bǔ)＝0010111101

[Y]原＝1100101011,[Y]反＝1111010100,[Y]補(bǔ)＝1111010101

[X]補(bǔ)+[Y]補(bǔ)＝0010010010（注：本答案存疑）1．寫(xiě)出X＝10111101，Y＝一0010101l的原碼和補(bǔ)碼表示，并用補(bǔ)碼計(jì)算兩個(gè)數(shù)的差。答案：[X]原＝010111101[Y]原＝100101011[X]補(bǔ)＝010111101[Y]補(bǔ)＝111010101[X—Y]補(bǔ)＝0111010002．將十進(jìn)制數(shù)47化成二進(jìn)制數(shù)，再寫(xiě)出它的原碼,補(bǔ)碼表示(符號(hào)位和數(shù)值位共8位)。(責(zé)任編輯：電大試題庫(kù))(47)l0＝(0101111)2原碼00101111補(bǔ)碼00101111（（（（（（（（（（（（（1．寫(xiě)出X＝0.1101，Y＝一0.0111的雙符號(hào)位原碼,反碼,補(bǔ)碼表示，并用雙符號(hào)補(bǔ)碼計(jì)算數(shù)的和。(每空2分，共18分)2．將十進(jìn)制數(shù)47化成二進(jìn)制數(shù)，再寫(xiě)出它的原碼,補(bǔ)碼表示(符號(hào)位和數(shù)值位共8位)。))))))))))答案在放在一起在下：(2)原碼0010111l補(bǔ)碼001011111．寫(xiě)出X＝10111101，Y＝一00101011的雙符號(hào)位原碼，反碼,補(bǔ)碼表示，并用雙符號(hào)補(bǔ)碼計(jì)算兩個(gè)數(shù)的差。(每空2分，共18分)原碼反碼補(bǔ)碼答案：原碼反碼補(bǔ)碼X＝10llllo10010111101001011110l001011110lY＝一0010101111001010111111010100111101010lX-Y0110010010(溢出)111110100100lllol0002．把正確的答案或選擇寫(xiě)進(jìn)括號(hào)內(nèi)(二進(jìn)制須要小數(shù)點(diǎn)后保留8位)答案：1,用補(bǔ)碼運(yùn)算方法計(jì)算X-}-Y的值及運(yùn)算結(jié)果的特征(幾個(gè)標(biāo)記位的值)：1．X＝O.1011Y＝O.1100(1)X＝O.1011Y＝O.1lOO[X]補(bǔ)001011[Y]補(bǔ)十0011000l0111(溢出)2．X＝-O.1011Y＝O.1001(2)X=-0.1011Y＝0.1001[X]補(bǔ)110101[Y]補(bǔ)+001001111110(無(wú)進(jìn)位，結(jié)果非零，不溢出，符號(hào)位為負(fù))（2016.06.22）計(jì)算機(jī)組成原理課程期末復(fù)習(xí)指導(dǎo)（文本）寧晨：同學(xué)們好！老師好！歡迎參與本次教學(xué)活動(dòng)，本次活動(dòng)主要是扶植大家開(kāi)始期末復(fù)習(xí)，盼望大家仔細(xì)閱讀后面的帖子，有問(wèn)題及時(shí)提問(wèn)。關(guān)于本課程的期末考核方式和題型本課程無(wú)論是面授班還是網(wǎng)絡(luò)課程試點(diǎn)班，均按指定時(shí)間,指定地點(diǎn)，參與紙質(zhì)試卷的閉卷考試，考試時(shí)間為90分鐘。詳細(xì)題型分值是：試卷總分100分，題型,分值安排比例：（1）選擇題：共36分。本題含12小題，每小題3分。（2）推斷題：共15分。本題含5小題，每小題3分。（3）計(jì)算題：共20分。本題含2小題，每小題10分。（4）簡(jiǎn)答題：共29分。本題含4小題，每小題6～8分。期末復(fù)習(xí)指導(dǎo)一為了扶植大家對(duì)本課程內(nèi)容進(jìn)行全面復(fù)習(xí)，這里給大家一些重點(diǎn)難點(diǎn)要求。一,數(shù)據(jù)表示和運(yùn)算方法（一）考核要求1．駕馭數(shù)制及數(shù)制轉(zhuǎn)換的基本概念，嫻熟運(yùn)用各種進(jìn)制數(shù)間的轉(zhuǎn)換規(guī)則進(jìn)行手工轉(zhuǎn)換運(yùn)算；2．駕馭原碼,反碼和補(bǔ)碼的基本概念和定義，并能嫻熟完成定點(diǎn)數(shù)的原碼,反碼和補(bǔ)碼之間的轉(zhuǎn)換；3．理解浮點(diǎn)數(shù)在計(jì)算機(jī)內(nèi)的表示方法，能夠說(shuō)明階碼和尾數(shù)的位數(shù)與數(shù)值范圍和數(shù)值精度的關(guān)系；4．理解檢錯(cuò)糾錯(cuò)編碼的用途，能夠區(qū)分幾種常見(jiàn)的校驗(yàn)碼，能夠說(shuō)明奇偶校驗(yàn)碼的實(shí)現(xiàn)方法，能夠說(shuō)明海明碼及循環(huán)碼實(shí)現(xiàn)檢錯(cuò)和糾錯(cuò)的基本原理；5．駕馭運(yùn)用定點(diǎn)數(shù)的補(bǔ)碼加減法運(yùn)算規(guī)則進(jìn)行基本的運(yùn)算和溢出檢查的方法；6．了解定點(diǎn)數(shù)的原碼一位乘,除法的可行算法。（二）例題1．把正確的答案或選擇寫(xiě)進(jìn)括號(hào)內(nèi)（二進(jìn)制須要小數(shù)點(diǎn)后保留8位）。（0.71）10＝（0.01110001）BCD＝（0.10110101）2＝（0.B5）16（1AB）16＝（000110101011）2＝（427）102．某計(jì)算機(jī)字長(zhǎng)16位，采納補(bǔ)碼定點(diǎn)小數(shù)表示，符號(hào)位為1位，數(shù)值位為15位，則可表示的最大正小數(shù)為，最小負(fù)小數(shù)為。3．長(zhǎng)度相同但格式不同的2種浮點(diǎn)數(shù)，假設(shè)前者階碼長(zhǎng),尾數(shù)短，后者階碼短,尾數(shù)長(zhǎng)，其他規(guī)定均相同，則它們可表示的數(shù)的范圍和精度為。兩者可表示的數(shù)的范圍和精度相同前者可表示的數(shù)的范圍大但精度低后者可表示的數(shù)的范圍大且精度高前者可表示的數(shù)的范圍大且精度高4．已知X＝0.1101，Y＝－0.0111。求[X]原,[Y]原,[X]補(bǔ),[Y]補(bǔ),[X+Y]補(bǔ)。解題思路：正數(shù)的原碼=反碼=補(bǔ)碼負(fù)數(shù)的補(bǔ)碼為原碼求反,末位加1[X+Y]補(bǔ)=[X]補(bǔ)+[Y]補(bǔ)[X-Y]補(bǔ)=[X]補(bǔ)+[-Y]補(bǔ)5．已知X＝0.1101，Y＝－0.0111。求[X]原,[Y]原,[X]補(bǔ),[Y]補(bǔ),[X+Y]補(bǔ)。答案：[X]原=01101[Y]原=10111[X]補(bǔ)=01101[Y]補(bǔ)=11001[X+Y]補(bǔ)=00110二,運(yùn)算器部件（一）考核要求1．駕馭定點(diǎn)運(yùn)算器中ALU的功能；2．了解定點(diǎn)運(yùn)算器中ALU的線路和實(shí)現(xiàn)原理；3．駕馭定點(diǎn)運(yùn)算器的功能與組成，了解運(yùn)算器在整機(jī)系統(tǒng)中的地位；4．理解MIPS計(jì)算機(jī)的運(yùn)算器實(shí)例的組成特點(diǎn)；5．了解浮點(diǎn)運(yùn)算器的功能與組成。（二）例題舉例說(shuō)明運(yùn)算器中的ALU通?？梢怨?yīng)的至少5種運(yùn)算功能，運(yùn)算器中運(yùn)用多累加器的好處是什么？答：ALU通常應(yīng)供應(yīng)加,減,與,或,異或等多種算術(shù)及邏輯運(yùn)算功能；運(yùn)算器中運(yùn)用多累加器有利于削減運(yùn)算器執(zhí)行運(yùn)算過(guò)程中訪問(wèn)內(nèi)存儲(chǔ)器的次數(shù)，即可以把一些中間結(jié)果暫存在累加器中，有利于提高計(jì)算機(jī)的運(yùn)行效率。三,指令系統(tǒng)和匯編語(yǔ)言程序設(shè)計(jì)（一）考核要求1．理解指令的功能,構(gòu)成格式,操作碼和操作數(shù)地址兩個(gè)字段的內(nèi)容和組織方式；2．了解指令分類的方案和分類結(jié)果；3．理解并記憶指令中的形式地址和物理地址的概念；4．理解并敘述幾種常用的尋址方式的用法及其編碼表示；5．理解3個(gè)級(jí)別的計(jì)算機(jī)語(yǔ)言之間的關(guān)鍵區(qū)分和各自的應(yīng)用場(chǎng)合。（二）例題1．說(shuō)明寄存器尋址,寄存器間接尋址,變址尋址和堆棧尋址，從形式地址到得到操作數(shù)的尋址處理過(guò)程。答：（1）寄存器尋址，形式地址為寄存器名（或編號(hào)），寄存器中的內(nèi)容為操作數(shù)；（2）寄存器間接尋址，形式地址為寄存器名（或編號(hào)），寄存器中的內(nèi)容為操作數(shù)的地址，再讀一次內(nèi)存得到操作數(shù)；（3）變址尋址，形式地址為變址寄存器名（或編號(hào)）和變址偏移值，把變址寄存器中的內(nèi)容與變址偏移值相加得到操作數(shù)的地址，再讀一次內(nèi)存得到操作數(shù)；（4）堆棧尋址，通常形式地址為將寫(xiě)入堆棧的,或接收堆棧讀出內(nèi)容的寄存器名（或編號(hào)），指令中不直接給出內(nèi)存地址，而是選用默認(rèn)的堆棧指針寄存器中的內(nèi)容為內(nèi)存地址，讀寫(xiě)堆?？偘橛行薷亩褩Ｖ羔樀牟僮鳌?．確定一臺(tái)計(jì)算機(jī)的指令系統(tǒng)并評(píng)價(jià)其優(yōu)劣，通常應(yīng)從哪幾個(gè)方面考慮？答：主要從以下四個(gè)方面進(jìn)行考慮：（1）指令系統(tǒng)的完備性，常用指令齊全，編程便利；（2）指令系統(tǒng)的高效性，程序占內(nèi)存空間少，運(yùn)行速度快；（3）指令系統(tǒng)的規(guī)整性，指令和數(shù)據(jù)運(yùn)用規(guī)則統(tǒng)一簡(jiǎn)單，易學(xué)易記；（4）指令系統(tǒng)的兼容性，同一系列的低檔計(jì)算機(jī)的程序能在新的高檔機(jī)上直接運(yùn)行。2.推斷題：變址尋址方式中，操作數(shù)的有效地址等于變址寄存器內(nèi)容加上變址偏移量。（√）四,限制器部件（一）考核要求1．理解并記憶計(jì)算機(jī)限制器的功能與基本組成，體會(huì)限制器在計(jì)算機(jī)整機(jī)中的地位；2．理解并記憶硬連線限制器部件的實(shí)際組成及其各子部件的功能；3．了解MIPS32計(jì)算機(jī)系統(tǒng)及其限制器部件的運(yùn)行原理；4．了解限制器部件的設(shè)計(jì)過(guò)程和基礎(chǔ)技術(shù)；5．理解并記憶微程序限制器的一般組成和基本運(yùn)行原理；6．理解并敘述微指令中的下地地址字段,微命令字段的內(nèi)容及其限制功能；7．了解微程序限制器與硬連線限制器在組成與性能方面的異同之處；8．理解并記憶指令流水線的概念，關(guān)鍵技術(shù)指標(biāo)；9．了解指令流水線的實(shí)現(xiàn)思路，3類相關(guān)問(wèn)題及其解決方案；10．了解指令級(jí)并行技術(shù)的概念。（二）例題1．說(shuō)明計(jì)算機(jī)的組合邏輯限制器和微程序限制器在組成和運(yùn)行原理兩個(gè)方面的同異之處，比較它們的優(yōu)缺點(diǎn)？答：共同點(diǎn)是：（1）基本功能都是供應(yīng)計(jì)算機(jī)各個(gè)部件協(xié)同運(yùn)行所須要的限制信號(hào)；（2）組成部分都有程序計(jì)數(shù)器PC，指令寄存器IR，都分成幾個(gè)執(zhí)行步驟完成每一條指令的詳細(xì)功能。不同點(diǎn)是：處理指令執(zhí)行步驟的方法，供應(yīng)限制信號(hào)的方案不一樣。組合邏輯限制器是用節(jié)拍發(fā)生器指明指令執(zhí)行步驟，用組合邏輯電路直接給出應(yīng)供應(yīng)的限制信號(hào)，其優(yōu)點(diǎn)是運(yùn)行速度快，缺點(diǎn)是設(shè)計(jì)與實(shí)現(xiàn)困難，但隨著大規(guī)模現(xiàn)場(chǎng)可編程集成電路的出現(xiàn)，該缺點(diǎn)已得到很大緩解；微程序的限制器是通過(guò)微指令地址的連接，區(qū)分指令執(zhí)行步驟，應(yīng)供應(yīng)的限制信號(hào)是從限制存儲(chǔ)器中讀出來(lái)的，并經(jīng)過(guò)一個(gè)微指令寄存器送到被限制部件的，其缺點(diǎn)是運(yùn)行速度要慢一些，優(yōu)點(diǎn)是設(shè)計(jì)與實(shí)現(xiàn)簡(jiǎn)單些，宜用于實(shí)現(xiàn)系列計(jì)算機(jī)產(chǎn)品的限制器，理論上可實(shí)現(xiàn)動(dòng)態(tài)微程序設(shè)計(jì)。2．一臺(tái)MIPS計(jì)算機(jī)的多周期CPU系統(tǒng)由哪幾部分組成？各部分功能是什么？答：由運(yùn)算器,存儲(chǔ)器,限制器3部分組成。（1）運(yùn)算器：寄存器組REGs（存數(shù)）,算邏運(yùn)算單元ALU（運(yùn)算）（2）存儲(chǔ)器：主存儲(chǔ)體（保存程序和數(shù)據(jù)）,數(shù)據(jù)寄存器DR（存讀出數(shù)）（3）限制器：①程序計(jì)數(shù)器PC（保存指令地址）②指令寄存器IR（保存指令內(nèi)容）③節(jié)拍發(fā)生器（產(chǎn)生指令執(zhí)行步驟信號(hào)）④限制信號(hào)產(chǎn)生電路（供應(yīng)限制各部件的全部限制信號(hào)）3．什么是指令流水線？答：流水線技術(shù)：處理機(jī)內(nèi)部的時(shí)間并行性技術(shù)。是提高計(jì)算機(jī)硬件性能的重要技術(shù)和有效措施，在成本增加不多的狀況下很明顯地提高了計(jì)算機(jī)的性能。指令流水線：流水線的每個(gè)階段完成一條指令的一部分功能，不同階段并行完成流水線中不同指令的不同功能。五,存儲(chǔ)器系統(tǒng)（一）考核要求1．了解存儲(chǔ)器的分類及各類存儲(chǔ)器的特點(diǎn)；2．理解并記憶存儲(chǔ)器系統(tǒng)的分層結(jié)構(gòu)及原則；3．駕馭主存儲(chǔ)器的組成,技術(shù)指標(biāo)和運(yùn)行原理；4．駕馭并描述Cache的功能及工作原理；5．理解Cache的3種地址映像方式；6．了解虛擬存儲(chǔ)器的基本概念與實(shí)現(xiàn)方法。（二）例題說(shuō)明多級(jí)結(jié)構(gòu)的存儲(chǔ)器系統(tǒng)是建立在什么原理之上的？說(shuō)明什么是多級(jí)結(jié)構(gòu)存儲(chǔ)器系統(tǒng)中的一樣性原則和包含性原則？答：建立在程序運(yùn)行的局部性原理之上的。局部性原理：在一小段時(shí)間內(nèi)運(yùn)行的程序，只運(yùn)用少量的指令和少量的數(shù)據(jù)，而這少量的指令和少量的數(shù)據(jù)往往又集中在存儲(chǔ)器的一小片存儲(chǔ)區(qū)域中。一樣性原則：保存在不同級(jí)的存儲(chǔ)器中同一個(gè)數(shù)據(jù)必需有相同的值包含性原則：保存在內(nèi)層存儲(chǔ)器（靠近CPU）中的數(shù)據(jù)肯定也被保存在外層存儲(chǔ)器中，即保存在內(nèi)層存儲(chǔ)器中的數(shù)據(jù)只是已保存在外層存儲(chǔ)器中更多數(shù)據(jù)中的一小部分的復(fù)制品。六,輸入/輸出設(shè)備與輸入/輸出系統(tǒng)（一）考核要求1．理解接口的含義,信息交換的過(guò)程,具有的功能和類型；2．了解接口電路的兩種端口編址方式的特點(diǎn)；3．理解并區(qū)分幾種標(biāo)準(zhǔn)接口的不同特點(diǎn)；4．理解并區(qū)分幾種輸入/輸出方式的不同特點(diǎn)；5．理解與中斷和DMA相關(guān)的一些重要的基本概念；6．理解并能說(shuō)明中斷全過(guò)程中涉及到的一些重要名詞和結(jié)論；7．駕馭DMA限制器的功能,組成,數(shù)據(jù)傳送方法和過(guò)程；8．理解與總線相關(guān)的一些重要的基本概念；9．駕馭總線仲裁和數(shù)據(jù)傳送限制等基本的工作原理。（二）例題1．簡(jiǎn)述輸入輸出端口的統(tǒng)一編址方式和獨(dú)立編址方式的含義。答：統(tǒng)一編址方式是將主存地址空間分出一部分地址用于對(duì)I/O端口進(jìn)行編址，也就是I/O端口運(yùn)用了原本屬于主存地址對(duì)其進(jìn)行編址。此方式無(wú)需設(shè)置特地的輸入輸出指令，只要用一般的訪問(wèn)主存的指令就可以訪問(wèn)I/O端口。獨(dú)立編址方式則是將I/O端口單獨(dú)進(jìn)行編址，使I/O端口和存儲(chǔ)空間的地址空間相互獨(dú)立。采納這種編址方式，CPU訪問(wèn)I/O端口時(shí)必需運(yùn)用專用的I/O指令。2．什么狀況下CPU可以響應(yīng)中斷？簡(jiǎn)要說(shuō)明一次中斷處理過(guò)程。答：當(dāng)有中斷懇求時(shí)，若此時(shí)系統(tǒng)允許中斷，CPU正在處理的程序的優(yōu)先級(jí)比正在懇求的中斷優(yōu)先級(jí)低，又到了一條指令執(zhí)行結(jié)束時(shí)刻，則CPU將可以響應(yīng)中斷。形考作業(yè)指導(dǎo)1計(jì)算題：1．將十六進(jìn)制數(shù)據(jù)14.4CH表示成二進(jìn)制數(shù)，然后表示成八進(jìn)制數(shù)和十進(jìn)制數(shù)。說(shuō)明：十進(jìn)制數(shù)（Decimalnumber）用后綴D表示或無(wú)后綴二進(jìn)制數(shù)（Binarynumber）用后綴B表示八進(jìn)制數(shù)（O