第3章系統(tǒng)總線

計(jì)算機(jī)組成原理2009年2月6日第3章系統(tǒng)總線計(jì)算機(jī)I/O系統(tǒng)總線存儲(chǔ)器CPU為什么要用總線?系統(tǒng)互聯(lián)分散連接內(nèi)部連線十分復(fù)雜，布線困難擴(kuò)展性差效率高總線連接簡潔、成本低擴(kuò)展性好、靈活共享競爭1970年DEC公司PDP-11小型計(jì)算機(jī)首次采用總線技術(shù)processormemoryI/OInterface（adapter）I/OInterface（adapter）I/OdeviceI/Odevice主機(jī)存儲(chǔ)器運(yùn)算器控制器輸入設(shè)備輸出設(shè)備3.1總線的基本概念1、什么是總線2、總線上信息的傳送總線是連接各個(gè)部件的信息傳輸線是各個(gè)部件共享的傳輸介質(zhì)串行并行總線定義：是連接多個(gè)部件的傳輸線總線的關(guān)鍵特征是共享傳輸線。總線的兩個(gè)特點(diǎn)：任意時(shí)刻只能有一個(gè)設(shè)備向總線發(fā)送信息系統(tǒng)瓶頸多個(gè)部件可以同時(shí)從總線接受相同的信息廣播式processormemoryI/OInterface（adapter）I/OInterface（adapter）I/OdeviceI/Odevice主機(jī)3.2總線的分類1.片內(nèi)總線2.系統(tǒng)總線芯片內(nèi)部的總線數(shù)據(jù)總線地址總線控制總線雙向與機(jī)器字長、存儲(chǔ)字長有關(guān)單向與存儲(chǔ)地址、I/O地址有關(guān)有出有入計(jì)算機(jī)各部件之間的信息傳輸線存儲(chǔ)器讀、存儲(chǔ)器寫總線允許、中斷確認(rèn)中斷請求、總線請求總線分類——按位置片內(nèi)總線是指芯片內(nèi)部的總線。如在CPU芯片內(nèi)部，寄存器和寄存器之間、寄存器和算邏單元ALU之間都有總線連接。系統(tǒng)總線是指CPU、主存、I/O（通過I/O接口）各大部件之間的信息傳輸線。又叫板級(jí)總線和板間總線如ISA、PCI等。通信總線（I/O總線）是指計(jì)算機(jī)系統(tǒng)之間或計(jì)算機(jī)系統(tǒng)與其他系統(tǒng)（如控制儀表等）之間的通信傳輸線。IDE、SCSI、USB、RS－232processormemoryI/OInterface（adapter）I/OInterface（adapter）I/OdeviceI/Odevice主機(jī)片內(nèi)總線系統(tǒng)總線通信總線通信總線串行通信總線并行通信總線傳輸方式用于計(jì)算機(jī)系統(tǒng)之間或計(jì)算機(jī)系統(tǒng)與其他系統(tǒng)（如控制儀表、移動(dòng)通信等）之間的通信總線分類——按功能數(shù)據(jù)總線（DB）雙向，寬度差別地址總線（AB）單向，寬度與尋址空間有關(guān)控制總線（CB）命令和狀態(tài)總線也包括電源線和地線！數(shù)據(jù)總線數(shù)據(jù)總線上傳送數(shù)據(jù)信息，數(shù)據(jù)總線是雙向的。數(shù)據(jù)總線的條數(shù)稱為數(shù)據(jù)總線寬度。比如，16位總線，指其數(shù)據(jù)總線為16根。數(shù)據(jù)總線是三態(tài)的，未被地址信號(hào)選中的部件，不驅(qū)動(dòng)數(shù)據(jù)總線（其數(shù)據(jù)引腳為高阻）。為什么使用三態(tài)？所謂三態(tài)，是指0，1和高阻抗三個(gè)狀態(tài)。由于數(shù)據(jù)總線是公共通道，在某一時(shí)刻，只允許接收某一設(shè)備的信號(hào)，其他一切設(shè)備都應(yīng)和它斷開（呈高阻抗?fàn)顟B(tài)）。數(shù)據(jù)總線設(shè)備2設(shè)備n設(shè)備3設(shè)備1通信控制總線控制總線上傳送一個(gè)部件對另一個(gè)部件的控制信號(hào)。主設(shè)備與從設(shè)備：在總線上所連接的各類設(shè)備，按其對總線有無控制功能可分為主設(shè)備和從設(shè)備。主設(shè)備對總線有控制權(quán)，從設(shè)備只能響應(yīng)主設(shè)備發(fā)來的總線命令。這樣，總線上所有的信息傳輸都是由主設(shè)備啟動(dòng)的。根據(jù)不同的使用意義，控制總線上有的信號(hào)線為三態(tài)，有的非三態(tài)。地址總線地址總線上傳送地址信號(hào)，主要用來指定需要訪問的部件（如存儲(chǔ)器單元、外設(shè)）。總線主設(shè)備發(fā)出地址信號(hào)后，總線上的所有部件均感受到該地址信號(hào)，但只有經(jīng)過譯碼電路選中的部件才接收主設(shè)備的控制信號(hào)，并與之通信。地址總線是單向的，即地址信號(hào)只能由總線主設(shè)備至從設(shè)備。地址總線也是三態(tài)的，非主設(shè)備部件不能驅(qū)動(dòng)地址總線。3.3總線特性及性能指標(biāo)CPU

插件板M.M

插件板I/O插件板3.3.1總線物理實(shí)現(xiàn)BUS1.機(jī)械特性2.電氣特性3.功能特性4.時(shí)間特性3.3.2總線特性尺寸形狀傳輸方向和有效的電平范圍每根傳輸線的功能信號(hào)的時(shí)序關(guān)系地址數(shù)據(jù)控制總線特性機(jī)械特性：是指總線在機(jī)械連接方式上的一些性能。如插頭和插座使用的標(biāo)準(zhǔn)，它們的幾何尺寸、形狀、引腳的個(gè)數(shù)以及排列的順序，接頭處的可靠接觸等等。電氣特性：是指總線的每一根傳輸線上信號(hào)的傳輸方向和有效的電平范圍。如低電平表示邏輯“0”，并要求電平低于－3V；高電平表示邏輯“1”，并要求高電平高于＋3V。功能特性：是指總線中每根信號(hào)傳輸線的功能。時(shí)間特性：是指總線中的任一根信號(hào)傳輸線在什么時(shí)間內(nèi)有效。為了正確傳輸數(shù)據(jù)信息，每條總線上的各種信號(hào)，互相存在著一種有效時(shí)序的關(guān)系，因此，時(shí)間特性一般可用信號(hào)時(shí)序圖來描述。3.3.3總線的性能指標(biāo)1.總線寬度2.標(biāo)準(zhǔn)傳輸率3.時(shí)鐘同步/異步4.總線復(fù)用5.信號(hào)線數(shù)6.總線控制方式7.其他指標(biāo)數(shù)據(jù)線的根數(shù)每秒傳輸?shù)淖畲笞止?jié)數(shù)（MB／s）同步、不同步地址線與數(shù)據(jù)線復(fù)用地址線、數(shù)據(jù)線和控制線的總和負(fù)載能力并發(fā)、自動(dòng)、仲裁、邏輯、計(jì)數(shù)總線性能指標(biāo)(1)總線寬度：是指數(shù)據(jù)總線的根數(shù)，用bit（位）表示，如8位、16位、32位、64位（也即8根、16根、32根、64根數(shù)據(jù)線）。最大傳輸率(總線帶寬)：總線本身所能達(dá)到的最高傳輸速率，用MB/s（每秒多少兆字節(jié)）表示。例：總線工作頻率33.3MHz，總線寬度32位，則最大傳輸率＝33.3×32/8＝132MB/s。時(shí)鐘同步/異步：總線上的數(shù)據(jù)與時(shí)鐘同步工作的總線稱為同步總線，與時(shí)鐘不同步工作的總線稱為異步總線?？偩€復(fù)用：為提高總線的利用率，將地址總線和數(shù)據(jù)總線共用一組物理線，在某一時(shí)刻該總線傳輸?shù)刂沸盘?hào)，另一時(shí)刻傳輸數(shù)據(jù)信號(hào)或命令信號(hào)?？偩€性能指標(biāo)(2)信號(hào)線數(shù)：即地址總線、數(shù)據(jù)總線和控制總線三種總線的根數(shù)總和?？偩€控制方式：包括并發(fā)工作、自動(dòng)配置、仲裁方式、邏輯方式、計(jì)數(shù)方式等。負(fù)載能力：通常用可連接擴(kuò)增電路板數(shù)來反映總線的負(fù)載能力。由于不同的電路對總線的負(fù)載是不同的，即使同一電路在不同的工作頻率下，總線的負(fù)載也是不同的。因此，總線負(fù)載能力的指標(biāo)是不太嚴(yán)格的。其他：如電源電壓是5V還是3.3V、總線能否擴(kuò)展至64位寬度等。課堂練習(xí)與思考：1.總線中地址線的用處是______。A.選擇主存單元地址B.選擇進(jìn)行信息傳輸?shù)脑O(shè)備C.選擇外存地址D.指定主存單元和I/O設(shè)備接口電路的選擇地址

D2.系統(tǒng)總線中控制線的功能是______。A.提供主存、I/O接口設(shè)備的控制信號(hào)和響應(yīng)信號(hào)B.提供數(shù)據(jù)信息C.提供時(shí)序信號(hào)D.提供主存、I/O接口設(shè)備的響應(yīng)信號(hào)3.在______的微型計(jì)算機(jī)系統(tǒng)中，外設(shè)可和主存貯器單元統(tǒng)一編址，因此可以不使用I/O指令。

A.單總線B.雙總線C.三總線D.多總線AAISAEISAVL-BUSPCI模塊系統(tǒng)總線標(biāo)準(zhǔn)3.3.4總線標(biāo)準(zhǔn)系統(tǒng)模塊標(biāo)準(zhǔn)界面總線標(biāo)準(zhǔn)的產(chǎn)生總線是在計(jì)算機(jī)系統(tǒng)模塊化的發(fā)展過程中產(chǎn)生的，隨著計(jì)算及應(yīng)用領(lǐng)域的不斷擴(kuò)大，計(jì)算機(jī)系統(tǒng)中各類模塊（特別是I/O設(shè)備所帶來的各類接口模塊），其品種極其繁雜，往往出現(xiàn)一種模塊要配一種總線，很難在總線上更換、組合各類模塊或設(shè)備。20世紀(jì)70年代末，為了使系統(tǒng)設(shè)計(jì)簡化，模塊生產(chǎn)批量化，確保其性能穩(wěn)定，質(zhì)量可靠，便于維護(hù)，人們開始研究如何建立總線標(biāo)準(zhǔn)，完成系統(tǒng)設(shè)計(jì)和模塊制作。概念：所謂總線標(biāo)準(zhǔn)，可視為系統(tǒng)與各模塊、模塊與模塊之間的一個(gè)互連的標(biāo)準(zhǔn)界面。這個(gè)界面兩端的任一方只需根據(jù)總線標(biāo)準(zhǔn)的要求完成自身一面接口的功能要求，而無需了解對方接口與總線的連接要求。因此，按總線標(biāo)準(zhǔn)設(shè)計(jì)的接口可視為通用接口。目前流行的總線標(biāo)準(zhǔn)ISAEISAVESAPCIMCASTD……ISA、EISAISA：IndustryStandardArchitecture——工業(yè)標(biāo)準(zhǔn)體系結(jié)構(gòu)，又稱AT總線24位地址線（可直接尋址的內(nèi)存容量為16MB）62+36引腳8/16位數(shù)據(jù)線最高時(shí)鐘頻率8MHz最大傳輸率16MB/sEISA：ExtendedIndustryStandardArchitecture——擴(kuò)展工業(yè)標(biāo)準(zhǔn)體系結(jié)構(gòu)EISA是一種在ISA基礎(chǔ)上擴(kuò)充開放的總線標(biāo)準(zhǔn)地址總線32位數(shù)據(jù)總線32位總線的時(shí)鐘頻率為8MHz最大傳輸率33MB/sMCA、STDMCA：MicroChannelArchitecture——微通道體系結(jié)構(gòu)，32位標(biāo)準(zhǔn)總線，最大傳輸率40MB/s。MCA是IBM公司在推出其第一臺(tái)80386系統(tǒng)時(shí)，突破傳統(tǒng)ISA標(biāo)準(zhǔn)而創(chuàng)建的新型系統(tǒng)總線標(biāo)準(zhǔn)。MCA與ISA完全不兼容，所以限制了其推廣。STD：STD總線于1987年被國際電子電氣工程師協(xié)會(huì)（IEEE）列為標(biāo)準(zhǔn)（IEEE961標(biāo)準(zhǔn)），主要用于以微處理器為中心的工業(yè)控制領(lǐng)域。數(shù)據(jù)總線8位，最大傳輸率2MB/S。VL-BUS、PCIVL-BUS：是由VESA（VideoElectronicStandardAssociation，視頻電子標(biāo)準(zhǔn)協(xié)會(huì)）提出來的局部總線標(biāo)準(zhǔn)，也稱為VESA總線。數(shù)據(jù)總線32位總線時(shí)鐘頻率33MHz配有局部控制器，將高速設(shè)備直接掛在CPU的總線上，實(shí)現(xiàn)CPU與高速外設(shè)之間的高速數(shù)據(jù)交換PCI：PeripheralComponentInterconnect——外部設(shè)備互連總線。32/64位數(shù)據(jù)總線，總線時(shí)鐘頻率33MHz最大數(shù)據(jù)傳輸率132MB/s～264MB/s與ISA、EISA均可兼容支持即插即用、支持多層結(jié)構(gòu)AGP、SCSI、USBAGP：AcceleratedGraphicsPort——加速圖形接口，專為提高視頻帶寬而設(shè)計(jì)的總線規(guī)范。它采用點(diǎn)對點(diǎn)連接，連接控制芯片組和AGP顯示卡，因此嚴(yán)格說AGP不能稱為總線，而是一種接口標(biāo)準(zhǔn)。SCSI：SmallComputerSystemInterface—小型計(jì)算機(jī)系統(tǒng)接口。SCSI總線主要用于光驅(qū)、音頻設(shè)備、掃描儀、打印機(jī)以及像硬盤驅(qū)動(dòng)器這樣的大容量存儲(chǔ)設(shè)備等的連接，是一種直接連接外設(shè)的并行I/O總線。USB：UniversalSerialBus——通用串行總線，是一種連接外圍設(shè)備的I/O總線，具有即插即用、熱拔插等優(yōu)良特點(diǎn)。16位ISA總線例1某總線在一個(gè)總線周期中并行傳送4個(gè)字節(jié)的數(shù)據(jù)，假設(shè)一個(gè)總線周期等于一個(gè)總線時(shí)鐘周期，總線時(shí)鐘頻率為33MHz，則總線帶寬是多少?如果一個(gè)總線周期中并行傳送64位數(shù)據(jù)，總線時(shí)鐘頻率升為66MHz，則總線帶寬是多少?解：設(shè)總線帶寬用Dr表示，總線時(shí)鐘周期用T=1/f表示，一個(gè)總線周期傳送的數(shù)據(jù)量用D表示，（1）根據(jù)定義可得Dr=D/T=D×1/T=D×f=4B×33×1000000/s=132MB/s（2）64位=8B，Dr=D×f=8B×66×1000000/s=528MB/s

提示：此題主要是考查對總線帶寬的理解?？偩€帶寬＝一次傳輸?shù)淖止?jié)數(shù)／總線周期＝總線寬度/8*總線時(shí)鐘頻率3.4總線結(jié)構(gòu)3.4.1單總線結(jié)構(gòu)單總線（系統(tǒng)總線）CPUM.MI/O接口

外部設(shè)備1

外部設(shè)備2I/O接口…

外部設(shè)備nI/O接口…1.雙總線結(jié)構(gòu)具有特殊功能的處理器由通道對I/O統(tǒng)一管理通道I/O接口設(shè)備n

……I/O接口設(shè)備0

CPU主存主存總線I/O總線3.4.2多總線結(jié)構(gòu)2.三總線結(jié)構(gòu)主存總線DMA總線I/O總線CPU

主存設(shè)備1設(shè)備n高速外設(shè)I/O接口I/O接口I/O接口……3.三總線結(jié)構(gòu)的又一形式局域網(wǎng)系統(tǒng)總線CPUCache局部總線擴(kuò)展總線接口擴(kuò)展總線Modem串行接口SCSI局部I/O控制器主存4.四總線結(jié)構(gòu)主存擴(kuò)展總線接口局域網(wǎng)SCSI多媒體CPU調(diào)制解調(diào)器串行接口FAX系統(tǒng)總線局部總線高速總線擴(kuò)展總線圖形Cache/橋1.傳統(tǒng)微型機(jī)總線結(jié)構(gòu)3.4.3總線結(jié)構(gòu)舉例存儲(chǔ)器SCSIII控制器主存控制器ISAEISA8MHz16位數(shù)據(jù)通路標(biāo)準(zhǔn)總線控制器33MHz32位數(shù)據(jù)通路系統(tǒng)總線調(diào)制解調(diào)器多媒體高速局域網(wǎng)高性能圖形CPU…2.VL-BUS局部總線結(jié)構(gòu)33MHz的32位數(shù)據(jù)通路系統(tǒng)總線ISAEISA多媒體高速局域網(wǎng)高性能圖形調(diào)制解調(diào)器圖文傳真8MHz的16位數(shù)據(jù)通路標(biāo)準(zhǔn)總線控制器CPU主存控制器存儲(chǔ)器局部總線控制器

SCSIⅡ控制器VLBUS……3.PCI總線結(jié)構(gòu)CPU多媒體PCI橋高速局域網(wǎng)高性能圖形調(diào)制解調(diào)器圖文傳真PCI總線系統(tǒng)總線33MHz的32位數(shù)據(jù)通路8MHz的16位數(shù)據(jù)通路ISAEISA標(biāo)準(zhǔn)總線控制器SCSIⅡ

控制器存儲(chǔ)器4.多層PCI總線結(jié)構(gòu)PCI總線2存儲(chǔ)器橋0橋4PCI設(shè)備橋5總線橋橋3橋1設(shè)備橋2第一級(jí)橋第二級(jí)橋第三級(jí)橋PCI總線4PCI總線5PCI總線3PCI總線1PCI總線0存儲(chǔ)器總線

標(biāo)準(zhǔn)總線CPUPentium計(jì)算機(jī)主板總線結(jié)構(gòu)圖CPU、RAM、ROM、控制芯片組等芯片之間的信號(hào)連接線稱為CPU總線。CPU總線針對具體處理器設(shè)計(jì)，因此沒有統(tǒng)一的規(guī)范。這是一個(gè)三總線結(jié)構(gòu)，即有CPU總線、PCI總線和ISA總線。CPU總線的時(shí)鐘頻率為66.6MHz，CPU內(nèi)部時(shí)鐘是此時(shí)鐘頻率的倍頻。此總線可連接4-128M內(nèi)存。主存控制器和Cache控制器芯片用來管理CPU對主存和Cache的存取操作。PCI總線用來連接高速的I/O設(shè)備模塊，如顯卡等。通過“橋”芯片，PCI總線上連CPU總接，下連ISA總線。ISA總線連接低速I／O設(shè)備，支持7個(gè)DMA通道和15級(jí)可屏蔽硬件中斷。CPU總線、PCI總線和ISA總線通過兩個(gè)“橋”芯片連成整體。橋芯片起到了信號(hào)速度緩沖、電平轉(zhuǎn)換和控制協(xié)議轉(zhuǎn)換的作用。一、填空題

1.在單機(jī)系統(tǒng)中，三總線結(jié)構(gòu)的計(jì)算機(jī)的總線系統(tǒng)由

、

和

等組成。

系統(tǒng)總線內(nèi)存總線I/O總線

2.總線是構(gòu)成計(jì)算機(jī)系統(tǒng)的

，是

多個(gè)部件之間進(jìn)行數(shù)據(jù)傳送的

通道，并在

的基礎(chǔ)上進(jìn)行工作?；ミB機(jī)構(gòu)系統(tǒng)功能公共爭用資源

課堂練習(xí)與思考：3.5總線控制3.5.1總線判優(yōu)控制總線判優(yōu)控制分布式集中式主設(shè)備(模塊)對總線有控制權(quán)從設(shè)備(模塊)響應(yīng)從主設(shè)備發(fā)來的總線命令1.基本概念鏈?zhǔn)讲樵冇?jì)數(shù)器定時(shí)查詢獨(dú)立請求方式總線控制兩個(gè)問題總線使用權(quán)分配，即總線判優(yōu)控制，也稱為仲裁邏輯通信過程控制總線判優(yōu)控制：多個(gè)主設(shè)備同時(shí)申請總線時(shí)，按一定的優(yōu)先等級(jí)順序確定哪個(gè)主設(shè)備能使用總線。集中式：將控制邏輯集中在一處，即總線仲裁器，分為鏈?zhǔn)讲樵儭⒂?jì)數(shù)器定時(shí)查詢、獨(dú)立請求三種分布式：將控制邏輯分散在與總線連接的各個(gè)部件或設(shè)備上，由各個(gè)節(jié)點(diǎn)競爭使用權(quán)總線通信控制同步通信、異步通信、半同步通信、分離式通信2.鏈?zhǔn)讲樵兎绞娇偩€控制部件I/O接口0…BSBRI/O接口1I/O接口n…BG數(shù)據(jù)線地址線BS

-總線忙BR-總線請求BG-總線同意I/O接口1鏈?zhǔn)讲樵兎绞?/p>

基本思想：

各設(shè)備通過共同單一的BR線，向中央仲裁器發(fā)出總線請求。仲裁器接到BR信號(hào)以后，在BS線狀態(tài)為“0”（總線不忙）的情況下，發(fā)出總線授權(quán)信號(hào)BG，該信號(hào)串行地從一個(gè)I/O接口傳送到下一個(gè)I/O接口。假如BG到達(dá)的接口無總線請求，則繼續(xù)往下查詢；假如BG到達(dá)的接口有總線請求，BG信號(hào)便不再往下查詢，該I/O接口獲得了總線控制權(quán)（將BS置為“1”）。顯然，離中央仲裁器最近的設(shè)備具有最高優(yōu)先級(jí)，可以通過接口的優(yōu)先級(jí)排隊(duì)電路來實(shí)現(xiàn)。

鏈?zhǔn)讲樵兎绞降膬?yōu)點(diǎn):只用很少幾根線就能按一定優(yōu)先次序?qū)崿F(xiàn)多個(gè)設(shè)備的總線仲裁，并且很容易擴(kuò)充設(shè)備。鏈?zhǔn)讲樵兎绞降娜秉c(diǎn):

1.這種方式對詢問鏈的電路故障很敏感，即：如果第i個(gè)設(shè)備的接口中有關(guān)鏈的電路出現(xiàn)故障，造成“斷鏈”，那么第i個(gè)以后的設(shè)備都不能進(jìn)行工作。

2.查詢鏈的優(yōu)先級(jí)是固定的，如果優(yōu)先級(jí)高的設(shè)備出現(xiàn)頻繁的請求時(shí)，優(yōu)先級(jí)較低的設(shè)備可能長期不能使用總線3.計(jì)數(shù)器定時(shí)查詢方式

基本思想：

總線上的任一設(shè)備要求使用總線時(shí)，仍然通過共同的BR線向中央仲裁器發(fā)出總線請求。仲裁器接到請求信號(hào)以后，在BS線為“0”（總線不忙）的情況下，讓仲裁地址計(jì)數(shù)器開始計(jì)數(shù)，計(jì)數(shù)值通過一組地址線發(fā)向各設(shè)備。每個(gè)設(shè)備接口都有一個(gè)設(shè)備地址判別電路，當(dāng)?shù)刂肪€上的計(jì)數(shù)值與請求總線的設(shè)備地址相一致時(shí)，該設(shè)備置BS線為“1”（總線占用），獲得了總線使用權(quán)，同時(shí)中止計(jì)數(shù)查詢。

計(jì)數(shù)器查詢方式的特點(diǎn)：

1.每次計(jì)數(shù)可以從“0”開始，也可以從上次的中止點(diǎn)開始。如果從“0”開始，各設(shè)備的優(yōu)先次序與鏈?zhǔn)讲樵兎ㄏ嗤瑑?yōu)先級(jí)的順序是固定的。如果從中止點(diǎn)開始，則每個(gè)設(shè)備使用總線的優(yōu)先級(jí)相等。

2.計(jì)數(shù)器的初值也可用程序來設(shè)置，因而可以方便地改變優(yōu)先次序。當(dāng)然，這種靈活性是以增加線數(shù)為代價(jià)的（如：增加為3根線，可管理23=8個(gè)設(shè)備；增加為4根線，則可管理24=16個(gè)設(shè)備等）。0BS

-總線忙BR-總線請求總線控制部件數(shù)據(jù)線地址線I/O接口0…BSBRI/O接口1I/O接口n設(shè)備地址計(jì)數(shù)器定時(shí)查詢方式I/O接口1計(jì)數(shù)器設(shè)備地址1排隊(duì)器排隊(duì)器4.獨(dú)立請求方式總線控制部件數(shù)據(jù)線地址線I/O接口0I/O接口1I/O接口n…BR0BG0BR1BG1BRnBGnBG-總線同意BR-總線請求

獨(dú)立請求方式

基本思想：讓每一個(gè)共享總線的設(shè)備都有一對總線請求線BRi和總線授權(quán)線BGi。當(dāng)任何一個(gè)設(shè)備要求使用總線時(shí)，都可獨(dú)立地向仲裁器發(fā)出自己的請求信號(hào)BRi。由中央仲裁器中的排隊(duì)電路決定首先響應(yīng)哪個(gè)設(shè)備的請求，并給該設(shè)備以授權(quán)信號(hào)BGi。

獨(dú)立請求方式的特點(diǎn)：

1.響應(yīng)時(shí)間快，確定優(yōu)先響應(yīng)的設(shè)備所花費(fèi)的時(shí)間少，用不著逐個(gè)設(shè)備地查詢。

2.既可以預(yù)先固定，也可以通過程序來方便地改變優(yōu)先次序，因此對優(yōu)先次序的控制相當(dāng)靈活；

3.可以用屏蔽(禁止)某個(gè)請求的辦法，封鎖來自無效設(shè)備的請求。（對設(shè)備的請求進(jìn)行干預(yù)和管理）

4.這種方式需增加的線數(shù)較多（N個(gè)設(shè)備，需要2N根線），仲裁器的結(jié)構(gòu)相應(yīng)也要復(fù)雜一些?？偩€判優(yōu)控制——集中式獨(dú)立請求方式的工作原理：每個(gè)模塊有一組獨(dú)立的“總線請求”和“總線允許”信號(hào)線，每對信號(hào)線有其相應(yīng)的優(yōu)先級(jí)；控制器中有一個(gè)優(yōu)先級(jí)編碼器和優(yōu)先級(jí)譯碼器，用以選擇優(yōu)先級(jí)最高的請求，并產(chǎn)生出相應(yīng)的“總線允許”信號(hào)；當(dāng)“總線忙”信號(hào)有效時(shí)，表示有的模塊正在使用總線，因此請求使用總線的模塊必須等待；直至“總線忙”信號(hào)變?yōu)闊o效時(shí)，所有需要使用總線的模塊都可以發(fā)出“總線請求”信號(hào)，總線仲裁器僅向優(yōu)先級(jí)最高的模塊發(fā)出“總線允許”信號(hào)。獨(dú)立請求方式的主要特點(diǎn)：判優(yōu)速度快，且與模塊數(shù)無關(guān)；所需“請求線”和“允許線”較多，N個(gè)模塊需要2N條?？偩€判優(yōu)控制——分布式分布式仲裁不需要中央仲裁器，有三種常見的仲裁方式：自舉分布式仲裁沖突檢測分布式仲裁并行競爭分布式仲裁分布式仲裁

分布式仲裁不需要中央仲裁器，每個(gè)潛在的主方功能模塊都有自己的仲裁號(hào)和仲裁器。共享的仲裁總線上總是保留著當(dāng)前占用總線模塊的仲裁號(hào)，當(dāng)其它模塊有總線請求時(shí)，各仲裁器將從仲裁總線上得到的號(hào)與自己的號(hào)進(jìn)行比較。如果仲裁總線上的號(hào)大，則它的總線請求不予響應(yīng)，并撤消它的仲裁號(hào)。最后，獲勝者的仲裁號(hào)保留在仲裁總線上。顯然，分布式仲裁是以優(yōu)先級(jí)仲裁策略為基礎(chǔ)?？偩€判優(yōu)控制——分布式①自舉分布式仲裁自舉分布式仲裁方法使用多個(gè)請求線，不需要中心裁決器，每個(gè)設(shè)備獨(dú)立地決定自己是否是最高優(yōu)先級(jí)請求者。每個(gè)需要請求總線控制權(quán)的設(shè)備在各自對應(yīng)的總線請求線上送出請求信號(hào)，在總線裁決期間每個(gè)設(shè)備將有關(guān)請求線上的信號(hào)合成后取回分析，根據(jù)這些請求信號(hào)確定自己能否擁有總線控制權(quán)。每個(gè)設(shè)備通過取回的合成信息能夠檢測出其他設(shè)備是否發(fā)出了總線請求。如果一個(gè)設(shè)備在發(fā)出總線請求的同時(shí)，檢測到其他優(yōu)先級(jí)更高的設(shè)備也請求使用總線，則本設(shè)備不立即使用總線；否則，本設(shè)備就可立即使用總線。NuBus（MacintoshiII中的底板式總線）和SCSI總線采用此方案?？偩€判優(yōu)控制——分布式①自舉分布式仲裁BR3BR2I/O接口0I/O接口1I/O接口3BR0BR1I/O接口2假定：I/O接口0的優(yōu)先級(jí)最低，I/O接口3的優(yōu)先級(jí)最高。BR0為總線忙信號(hào)線BRi(i從1～3)為I/O接口i的總線請求信號(hào)線。總線判優(yōu)控制——分布式基本思想：在沖突檢測分布式仲裁方法中，每個(gè)設(shè)備獨(dú)立地請求總線，多個(gè)同時(shí)使用總線的設(shè)備會(huì)發(fā)生沖突，這時(shí)沖突被檢測到，按照某種策略在沖突的各方選擇一個(gè)設(shè)備。例如，Ethernet總線仲裁方案如下：當(dāng)某設(shè)備要使用總線時(shí)，它首先檢查一下是否有其他設(shè)備正在使用總線，如果沒有，那它就置總線忙，然后使用總線；若兩個(gè)設(shè)備同時(shí)檢測到總線空閑，那它們就可能會(huì)立即使用總線并發(fā)出沖突。一個(gè)設(shè)備在傳輸過程中，它會(huì)偵聽總線以檢測是否發(fā)生了沖突，當(dāng)沖突發(fā)生時(shí)，兩個(gè)設(shè)備都會(huì)停止傳輸，延遲一個(gè)隨機(jī)時(shí)間后再重新使用總線。過了一個(gè)隨機(jī)時(shí)間段后，就可能有一設(shè)備先使用總線，這樣沖突就解決了。②沖突檢測分布式仲裁3.5.2總線通信控制1.目的2.總線傳輸周期主模塊申請，總線仲裁決定主模塊向從模塊給出地址和命令主模塊和從模塊交換數(shù)據(jù)主模塊撤銷有關(guān)信息申請分配階段尋址階段傳數(shù)階段結(jié)束階段解決通信雙方協(xié)調(diào)配合問題由統(tǒng)一時(shí)標(biāo)控制數(shù)據(jù)傳送充分挖掘系統(tǒng)總線每瞬間的潛力同步通信異步通信

半同步通信

分離式通信

3.總線通信的四種方式采用應(yīng)答方式，沒有公共時(shí)鐘標(biāo)準(zhǔn)同步、異步結(jié)合(1)同步式數(shù)據(jù)輸入T1總線傳輸周期T2T3T4

時(shí)鐘

地址

讀命令數(shù)據(jù)(2)同步式數(shù)據(jù)輸出T1總線傳輸周期T2T3T4

時(shí)鐘

地址

寫命令數(shù)據(jù)不互鎖半互鎖全互鎖(3)異步通信主設(shè)備從設(shè)備請求回答(4)半同步通信同步發(fā)送方用系統(tǒng)時(shí)鐘前沿發(fā)信號(hào)

接收方用系統(tǒng)時(shí)鐘后沿判斷、識(shí)別（同步、異步結(jié)合）異步允許不同速度的模塊和諧工作

增加一條“等待”響應(yīng)信號(hào)

WAIT以輸入數(shù)據(jù)為例的半同步通信時(shí)序T1主模塊發(fā)地址T2主模塊發(fā)命令…T3從模塊提供數(shù)據(jù)T4從模塊撤銷數(shù)據(jù)，主模塊撤銷命令Tw

當(dāng)為低電平時(shí)，等待一個(gè)TWAITTw

當(dāng)為低電平時(shí)，等待一個(gè)TWAIT上述三種通信的共同點(diǎn)一個(gè)總線傳輸周期（以輸入數(shù)據(jù)為例）

主模塊發(fā)地址、命令

從模塊準(zhǔn)備數(shù)據(jù)

從模塊向主模塊發(fā)數(shù)據(jù)總線空閑占用總線不占用總線占用總線(5)分離式通信主模塊申請占用總線，使用完后即放棄總線的使用權(quán)從模塊申請占用總線，將各種信息送至總線上一個(gè)總線傳輸周期子周期1子周期2主模塊基本思想：將一個(gè)傳輸周期（或總線周期）分解為兩個(gè)子周期。在第一個(gè)子周期中，主模塊A獲得總線使用權(quán)后將命令、地址、A模塊的編號(hào)等其他信息發(fā)到系統(tǒng)總線上，經(jīng)總線傳輸后，由有關(guān)的從模塊B接收下來。在第二個(gè)子周期中，當(dāng)B模塊接收到A模塊發(fā)來的有關(guān)命令信號(hào)后，經(jīng)過一系列內(nèi)部操作，將A模塊所需的數(shù)據(jù)準(zhǔn)備好，然后由B模塊申請總線使用權(quán)，一旦獲準(zhǔn)，B模塊將A模塊的編號(hào)、B模塊的地址、A模塊所需數(shù)據(jù)等信息送到總線上，供A模塊接收。分離式通信在同步通信、異步通信和半同步通信的整個(gè)傳輸過程中，系統(tǒng)總線的使用權(quán)完全由占有使用權(quán)的主設(shè)備以及由它選中的從設(shè)備占據(jù)。讀命令過程分析：進(jìn)一步分析讀命令傳輸周期，可以發(fā)現(xiàn)除了申請總線這一階段外，其余時(shí)間主要被花在如下三個(gè)方面：（1）主模塊通過傳輸總線向從模塊發(fā)送地址和命令；（2）從模塊按照命令進(jìn)行讀數(shù)據(jù)的必要準(zhǔn)備；（3）從模塊經(jīng)數(shù)據(jù)總線向主模塊提供數(shù)據(jù)。分離式通信的特點(diǎn)①各模塊欲占用總線使用權(quán)都必須提出申請。②在得到總線使用權(quán)后，主模塊在先規(guī)定的時(shí)間內(nèi)向?qū)Ψ絺魉托畔ⅲ捎猛椒绞絺魉?，不再等待對方的回答信?hào)。③各模塊在準(zhǔn)備數(shù)據(jù)傳送的過程中都不占用總線，使總線可接受其他模塊的請求。④總線在被占用時(shí)都在作有效工作。無空閑3.6總線舉例--PCI總線

1.多總線結(jié)構(gòu)PCI是一個(gè)與處理器無關(guān)的高速外圍總線，又是至關(guān)重要的層間總線。它采用同步時(shí)序協(xié)議和集中式仲裁策略，并具有自動(dòng)配置能力。典型的PCI總線結(jié)構(gòu)框圖演示。2.HOST總線:該總線有CPU總線、系統(tǒng)總線、主存總線等多種名稱，各自反映總線功能的一個(gè)方面。這里稱“宿主（HOST)”總線，也許更全面，因?yàn)镠OST總線不僅連接主存，還可以連接多個(gè)CPU。3.PCI總線

連接各種高速的PCI設(shè)備。PCI設(shè)備可以是主設(shè)備，也可以是從設(shè)備，或兼而有之。在PCI設(shè)備中不存在DMA的概念，這是因?yàn)镻CI總線支持無限的猝發(fā)式傳送。這樣，傳統(tǒng)總線上用DMA方式工作的設(shè)備移植到PCI總線上時(shí)，采用主設(shè)備工作方式即可。系統(tǒng)中允許有多條PCI總線，它們可以使用HOST橋與HOST總線相連，也可使用PCI/PCI橋與已和HOST總線相連的PCI總線相連，從而得以擴(kuò)充整個(gè)系統(tǒng)的PCI總線負(fù)載能力。4.LAGACY總線

可以是ISA，EISA，MCA等這類性能較低的傳統(tǒng)總線，以便充分利用市場上豐富的適配器卡，支持中、低速I/O設(shè)備。

在PCI總線體系結(jié)構(gòu)中有三種橋。橋連接兩條總線，使彼此間相互通信。橋又是一個(gè)總線轉(zhuǎn)換部件，可以把一條總線的地址空間映射到另一條總線的地址空間上，從而使系統(tǒng)中任意一個(gè)總線主設(shè)備都能看到同樣的一份地址表。PCI總線的基本傳輸機(jī)制是猝發(fā)式傳送，利用橋可以實(shí)現(xiàn)總線間的猝發(fā)式傳送。寫操作時(shí)，橋把上層總線的寫周期內(nèi)容先緩存起來，以后的時(shí)間再在下層總線上生成寫周期，即延遲寫。讀操作時(shí)，橋可早于上層總線，直接在下層總線上進(jìn)行預(yù)讀。無論延遲寫和預(yù)讀，橋的作用可使所有的存取都按CPU的需要出現(xiàn)在總線上。由上可見，以橋連接實(shí)現(xiàn)的PCI總線結(jié)構(gòu)具有很好的擴(kuò)充性和兼容性，允許多條總線并行工作。它與處理器無關(guān)，不論HOST總線上是單CPU還是多CPU，也不論CPU是什么型號(hào)，只要有相應(yīng)的HOST橋芯片(組)，就可與PCI總線相連。典型總線接口本章小結(jié)

1、總線是構(gòu)成計(jì)算機(jī)系統(tǒng)的互連機(jī)構(gòu)，是多個(gè)系統(tǒng)功能部件之間進(jìn)行數(shù)據(jù)傳送的公共通道，并在爭用資源的基礎(chǔ)上進(jìn)行工作。

2、總線有物理特性、功能特性、電氣特性、機(jī)械特性，因此必須標(biāo)準(zhǔn)化。

3、衡量總線性能的重要指標(biāo)是總線帶寬，它定義為：總線本身所能達(dá)到的最高傳輸速率。

4、計(jì)算機(jī)系統(tǒng)中，信息的傳輸方式包括：

(1)并行傳送；(2)串行傳送；(3)復(fù)用傳送。5、各種外圍設(shè)備必須通過“接口”與總線相連。接口是指CPU、主存、外圍設(shè)備之間通過總線進(jìn)行連接的邏輯部件。接口部件在它動(dòng)態(tài)聯(lián)結(jié)的兩個(gè)功能部件間起著緩沖器和轉(zhuǎn)換器的作用，以便實(shí)現(xiàn)彼此之間的信息傳送。

6、總線仲裁是總線系統(tǒng)的核心問題之一。為了解決多個(gè)主設(shè)備同時(shí)競爭總線控制權(quán)的問題，必須具有總線仲裁部件。它通過采用優(yōu)先級(jí)策略或公平策略，選擇其中一個(gè)主設(shè)備作為總線的下一次主方，接管總線控制權(quán)?？偩€仲裁通常分為集中式仲裁和分布式仲裁。

兩者區(qū)別：

集中式仲裁方式必有一個(gè)中央仲裁器，它受理所有功能模塊的總線請求，按優(yōu)先原則或公平原則進(jìn)行裁決，然后僅給一個(gè)功能模塊發(fā)出授權(quán)信號(hào)。①鏈?zhǔn)讲樵兎绞剑虎谟?jì)數(shù)器定時(shí)查詢方式；③獨(dú)立請求方式；

分布式仲裁不需要中央仲裁器，每個(gè)功能模塊都有自己的仲裁號(hào)和仲裁器。通過分配優(yōu)先級(jí)仲裁號(hào)，每個(gè)仲裁器將仲裁總線上得到的仲裁號(hào)與自己的仲裁