計算機組成原理 第23講-DMA課件

實驗課題5組合邏輯控制單元設計實驗內(nèi)容：按照題目要求用硬布線（組合邏輯）控制法設計一個簡單模型機的控制單元CU（微操作信號產(chǎn)生電路），決定外部的端口（名稱、有效電平）和內(nèi)部各元件的連接，畫出系統(tǒng)框圖和邏輯圖，設計仿真數(shù)據(jù)，用VHDL編程和仿真。一、主要元件設計1．指令譯碼器功能要求：3-8譯碼器。（2學時）1jlsheng@實驗課題5組合邏輯控制單元設計實驗內(nèi)容：一、主要元件設計

2．控制單元

功能要求：假設該模型機有8條不同類型的指令。包括：算術(shù)運算、邏輯運算、移位、數(shù)據(jù)傳送、訪存操作、轉(zhuǎn)移等。根據(jù)每條指令的功能和時序，分析其執(zhí)行過程中需要在各個階段產(chǎn)生的全部微操作，導出產(chǎn)生這些微操作控制信號的邏輯。

提示：需要決定指令周期包括哪幾個機器周期，每個機器周期包括幾拍，每拍包括幾個時鐘，以及時鐘周期是多少nS。有些操作可能還需要規(guī)定是在時鐘的上升沿或是在時鐘的下降沿進行。2jlsheng@實驗課題5組合邏輯控制單元設計二、頂層設計用層次結(jié)構(gòu)設計的方法設計一個控制單元CU（微操作控制信號產(chǎn)生電路）。包括指令譯碼器和控制單元。

功能要求：能夠正確產(chǎn)生8條不同指令在執(zhí)行過程中（每個機器周期、每拍）發(fā)出的全部微操作。三、仿真

設計仿真波形數(shù)據(jù)，要考慮到所有可能的情況。在實驗報告中必須清楚說明仿真波形數(shù)據(jù)是怎樣設計的。提示：仿真輸入波形包括三級時序信號。3jlsheng@計算機組成原理Principlesof

ComputerOrganization廣義雙語教學課程09/skyclass25/青島理工大學

校級精品課程/ec/C84/4jlsheng@第10章輸入輸出系統(tǒng)Chapter10Input/outputSystemManyI/Otaskscanbefairlycomplexandrequirelogictobeappliedtothedatatoconvertformatsandothersimilarduties.（3）InthesesituationsthesimplestsolutionistoasktheCPUtohandlethelogic,butduetothefactthattheI/Odevicesareveryslow,theCPUwouldendupwastingahugeamountoftime(incomputerperspective)sittingidlewaitingforthedatafromthedevice..5jlsheng@§10．3DMA輸入輸出方式DMA是I/O設備與主存儲器之間由硬件組成的直接數(shù)據(jù)通路，用于磁盤等高速I/O設備與主存之間的成組數(shù)據(jù)傳送。DMA數(shù)據(jù)傳送是在DMA控制器的控制下進行的。DirectMemoryAccess6jlsheng@§10.3.1DMA的工作方式DMA傳送需要使用系統(tǒng)總線，因而有4種可能的工作方式。1．CPU暫停方式在DMA進行一個數(shù)據(jù)塊的傳送期間，CPU放棄總線，不訪問主存。DMA完成一個數(shù)據(jù)塊的傳送后，把總線控制權(quán)還給CPU。2．交替方式把每個總線周期分成兩個時間片，CPU和DMA交替分時使用總線。DMACPU總線周期7jlsheng@3．CPU周期竊取方式(Cycle-Stealing)DMA每傳送一個字節(jié)/字，占用（竊?。〤PU的一個總線周期。在這個周期內(nèi)，如果CPU（進行內(nèi)部操作）正好不使用總線，則對CPU的工作無影響。如果CPU也需要使用總線，則必須等待DMA傳送完成后（一個總線周期的時間）才能使用總線。8jlsheng@4．仲裁方式當系統(tǒng)中有多個主控設備（處理機，通道，IOP，DMAC），每個主控設備要使用系統(tǒng)總線都必須申請?？偩€控制器根據(jù)申請總線的設備的優(yōu)先級做出仲裁，把總線在該周期的控制權(quán)交給優(yōu)先級最高的設備。取得總線控制權(quán)的設備可以在該周期內(nèi)使用總線訪問存儲器或進行輸入/輸出，然后交回總線控制權(quán)。DMA的優(yōu)先級高于CPU和其他設備。實際在計算機系統(tǒng)中使用的是周期竊取方式和仲裁方式。9jlsheng@§10.3.2DMA控制器組成DMA接口（DMA控制器）包括多個設備寄存器、中斷控制和DMA控制邏輯等。1．設備寄存器①主存地址寄存器MAR

初始值為主存數(shù)據(jù)緩沖區(qū)的首地址，在傳輸前由程序?qū)懭?。在DMA傳送期間，每交換一個字，由硬件邏輯將MAR自動加1。②外設地址寄存器ADR存放I/O設備的設備碼，或者表示該設備信息存儲區(qū)的尋址信息。例如；磁盤的驅(qū)動器號、磁頭號、柱面號等。10jlsheng@④控制與狀態(tài)寄存器CSR存放控制字和狀態(tài)字?？刂谱质窃趥鬏斍坝沙绦?qū)懭氲?。⑤?shù)據(jù)緩沖寄存器DBR當主存與I/O設備的數(shù)據(jù)寬度不一致時，用于暫存I/O設備與主存?zhèn)魉偷臄?shù)據(jù)。若DMA與主存之間是按字傳送的，而DMA與I/O設備之間是按字節(jié)或位傳送的時候，DMA還要做數(shù)據(jù)的裝配和分拆。③字數(shù)計數(shù)器WC在傳輸前由程序?qū)懭雮魉蛿?shù)據(jù)的總字數(shù)。每傳送一個字自動減1。當其內(nèi)容為0時表示傳輸結(jié)束。DMA控制器組成11jlsheng@2．中斷控制邏輯每當一個數(shù)據(jù)塊傳輸完畢，DMA通過中斷請求CPU進行后處理和下次傳輸前的預處理。3．DMA控制邏輯一般包括設備碼選擇電路，DMA優(yōu)先排隊電路，產(chǎn)生DMA請求的線路等。在DMA取得總線控制權(quán)后，控制主存與I/O設備之間的數(shù)據(jù)傳送。DMA與主機和DMA與I/O設備的接口，包括數(shù)據(jù)線、地址線、控制信號，以及有關收發(fā)和驅(qū)動線路。DMA控制器組成12jlsheng@§10.3.3DMA的數(shù)據(jù)傳送過程當I/O設備準備好后，向DMA控制器發(fā)出傳送請求。DMA控制器用竊取處理機一個總線周期的方法完成I/O設備與主存儲器之間的直接數(shù)據(jù)傳送。當所要求的數(shù)據(jù)塊傳送完畢，DMA控制器向CPU發(fā)出中斷請求。CPU做一些傳送后處理工作。DMA數(shù)據(jù)傳送與CPU之間是并行工作的。DMA的數(shù)據(jù)傳送過程可以分為三個階段：①傳送前預處理，②DMA數(shù)據(jù)傳送，③傳送后處理。其中，第①和第③階段是CPU執(zhí)行程序完成的，第②階段是在DMA控制器硬件邏輯控制下完成的。13jlsheng@1．傳送前預處理CPU執(zhí)行一段程序，測試設備的狀態(tài)，啟動將要進行I/O的外部設備。將數(shù)據(jù)在主存儲器存放的首地址寫入主存地址寄存器，然后，CPU繼續(xù)執(zhí)行其他程序。CPU對DMA控制器進行初始化：要傳送的數(shù)據(jù)字數(shù)寫入數(shù)據(jù)字數(shù)寄存器，I/O設備的地址寫入設備地址寄存器，傳送方式（輸入/輸出）寫入控制與狀態(tài)寄存器。14jlsheng@DACK選通狀態(tài)INTRDRQ系統(tǒng)總線I/O接口數(shù)據(jù)端口控制/狀態(tài)端口數(shù)據(jù)寄存器控制邏輯DMAC主存地址寄存器字計數(shù)器控制/狀態(tài)寄存器外設地址寄存器CPUMMHRQHLDAI/O設備DRQ：DMA請求HRQ：總線請求DACK：DMA響應HLDA：總線響應2．DMA數(shù)據(jù)傳送15jlsheng@DMA數(shù)據(jù)輸入的過程I/O設備啟動后，把準備好的數(shù)據(jù)送到I/O接口的數(shù)據(jù)緩沖寄存器，向DMAC請求DMA傳送。DMAC每傳送一個字向CPU發(fā)出總線請求。CPU必須在當前機器周期結(jié)束時交出系統(tǒng)總線，并向DMAC發(fā)出總線允許信號。DMAC取得總線控制權(quán)后，將主存地址寄存器中的內(nèi)容送上地址總線，發(fā)I/O讀命令和存儲器寫命令。I/O接口將數(shù)據(jù)緩沖寄存器中的內(nèi)容送上數(shù)據(jù)總線，同時將數(shù)據(jù)寫入主存。DMAC將字數(shù)寄存器減1，主存地址寄存器加1。如果字數(shù)寄存器減1后不為0，準備下一次輸入。如果字數(shù)寄存器=0，表示一組數(shù)據(jù)傳送結(jié)束，向CPU發(fā)中斷請求。16jlsheng@系統(tǒng)總線INTRDACKDRQCPUMMHRQHLDAI/O設備I/O接口數(shù)據(jù)端口控制/狀態(tài)端口數(shù)據(jù)寄存器控制邏輯DMAC主存地址寄存器字計數(shù)器控制/狀態(tài)寄存器外設地址寄存器數(shù)據(jù)緩沖寄存器如果I/O設備的數(shù)據(jù)寬度小于存儲器的字長，就要由DMAC完成數(shù)據(jù)的拼接。I/O設備把準備好的每個字節(jié)的數(shù)據(jù)送到I/O接口的數(shù)據(jù)緩沖寄存器，向DMAC請求DMA傳送。DMAC將數(shù)據(jù)讀入。經(jīng)過若干次輸入，拼成一個完整的字后，DMAC向CPU發(fā)出總線請求，傳送一個字。17jlsheng@DMA數(shù)據(jù)輸出的過程I/O設備啟動并做好數(shù)據(jù)接受的準備后，通過I/O接口向DMAC請求DMA傳送。DMAC向CPU發(fā)出總線請求。CPU必須在當前機器周期結(jié)束時交出系統(tǒng)總線，并向DMAC發(fā)出總線允許信號。DMAC取得總線控制權(quán)后，將主存地址寄存器中的內(nèi)容送上地址總線，發(fā)存儲器讀命令和I/O寫命令。將從主存讀出的數(shù)據(jù)寫入I/O接口的數(shù)據(jù)緩沖寄存器中，再送給輸出設備。DMAC將字數(shù)寄存器減1，主存地址寄存器加1。如果字數(shù)寄存器減1后不為0，準備下一次輸出。如果字數(shù)寄存器=0，表示一組數(shù)據(jù)傳送結(jié)束，向CPU發(fā)中斷請求。18jlsheng@選通狀態(tài)INTRDACKDRQ系統(tǒng)總線I/O接口數(shù)據(jù)端口控制/狀態(tài)端口數(shù)據(jù)寄存器控制邏輯DMAC主存地址寄存器字計數(shù)器控制/狀態(tài)寄存器外設地址寄存器CPUMMHRQHLDAI/O設備DRQ：DMA請求HRQ：總線請求DACK：DMA響應HLDA：總線響應DMA數(shù)據(jù)輸出的過程19jlsheng@系統(tǒng)總線INTRDACKDRQCPUMMHRQHLDAI/O設備I/O接口數(shù)據(jù)端口控制/狀態(tài)端口數(shù)據(jù)寄存器控制邏輯DMAC主存地址寄存器字計數(shù)器控制/狀態(tài)寄存器外設地址寄存器數(shù)據(jù)緩沖寄存器如果I/O設備的數(shù)據(jù)寬度小于存儲器的字長，就要由DMAC完成數(shù)據(jù)的分拆。DMAC把從主存讀出的數(shù)據(jù)字分拆成一個個字節(jié)。I/O設備每發(fā)一次DMAC請求，就向I/O設備輸出一個字節(jié)，直到一個數(shù)據(jù)字輸出完畢，再向CPU發(fā)出總線請求。20jlsheng@3．后處理階段CPU響應DMA的中斷請求后，如果需要繼續(xù)進行數(shù)據(jù)傳送，就再次對DMAC進行初始化。如果不需要繼續(xù)進行數(shù)據(jù)傳送，則停止外設。DMA數(shù)據(jù)傳送，第一和第三階段是CPU執(zhí)行程序完成的，第二階段是在DMA控制器硬件邏輯控制下完成的。21jlsheng@Homework10-8,10,11,12Veryfewcomputerlanguagesincludebuilt-insupportforfixedpointvalues,becauseformostapplications,binaryordecimalfloating-pointrepresentationsareusuallysimplertouseandaccurateenough.Floating-pointrepresentationsareeasiertousethanfixed-pointrepresentations,becausetheycanhandleawiderdynamicrangeanddonotrequireprogrammerstospecifythenumberofdigitsaftertheradixpoint.22jlsheng@測驗4請寫好自己的姓名、學號、班級23jlsheng@一、(20分)

設CPU有16條地址線，8條數(shù)據(jù)線，訪存控制信號，讀/寫信號?，F(xiàn)有存儲芯片ROM（2K×8，4K×4）,RAM（4K×8，1K×4，16K×1）。試從上述芯片中選用合適的芯片，畫出主存和CPU的連接圖，要求主存的地址空間分配如下：最小4K空間為系統(tǒng)程序區(qū)，4096-16383為用戶程序區(qū)。請不要抄題，只寫題號

二、（共25分）設主存容量為256K字，Cache容量為2K字，塊長為4。（1）設計Cache地址格式，Cache中可以裝入多少塊數(shù)據(jù)？（2）在直接映射方式下，設計主存地址格式。（3）在四路組相聯(lián)映射方式下，設計主存地址格式。（4）在全相聯(lián)映射方式下，設計主存地址格式。（5）若存儲字長為32位，存儲器按字節(jié)編址，寫出上述三種方式下主存的地址格式。測驗4測驗4三、(共25分)）設CPU有16條地址線，8條數(shù)據(jù)線，用作為訪問存儲器或I/O的控制信號（高電平為訪存，低電平為訪I/O），為寫命令（低電平有效），為讀命令（低電平有效）。試設計一個容量為64KB的采用低位交叉編址的8體并行結(jié)構(gòu)存儲器。存儲體有寫，讀，片選等控制信號（均為低電平有效）。畫出該存儲系統(tǒng)的連接圖，寫出每個存儲體的地址范圍。二、(共25分)設主存容量為256K字，Cache容量為2K字,塊長為4（1）設計Cache地址格式，Cache中可以裝入多少塊數(shù)據(jù)？（2）在直接映射方式下，設計主存地址格式。（3）在四路組相聯(lián)映射方式下，設計主存地址格式。（4）在全相聯(lián)映射方式下，設計主存地址格式。（5）若存儲字長為32位，存儲器按字節(jié)編址，寫出上述三種方式下主存的地址格式。請不要抄題，只寫題號

測驗4三、(共2