計(jì)算機(jī)組成原理(存儲系統(tǒng))課件

計(jì)算機(jī)組成原理

Computer

Organization問題：為什么有多種類型的存儲器？不同類型的存儲器工作原理分別是什么？它們?nèi)绾螀f(xié)同工作？微機(jī)的內(nèi)存怎樣組織？第七章存儲器

第一節(jié)存儲系統(tǒng)存儲器分類按所處位置及功能分類內(nèi)存(主存)：位于主機(jī)內(nèi)部，可被CPU直接訪問.外存(輔存)：位于主機(jī)外部，被視為外設(shè)外存的數(shù)據(jù)只有調(diào)入內(nèi)存，CPU才能應(yīng)用CPU內(nèi)存儲器外存儲器存儲器概述存儲器分類按存取方式分類隨機(jī)存取存儲器（RandomAccessMemory）順序存取存儲器（）只讀存儲器(Read-onlyMemory)按信息的可保護(hù)性分類易失性存儲器：斷電后信息將消失。非易失性存儲器：斷電后仍能保持信息。存儲器概述按存儲介質(zhì)分類存儲介質(zhì)一般具備3個(gè)特點(diǎn)具有兩種穩(wěn)定的狀態(tài)，分別代表二進(jìn)制代碼0和1；能方便地檢測出存儲介質(zhì)所處的狀態(tài)；兩種狀態(tài)容易相互轉(zhuǎn)換。半導(dǎo)體存儲器采用觸發(fā)器、電容來保存二進(jìn)制信息0和1。根據(jù)工藝不同，可分為雙極型和MOS型。磁表面存儲器光存儲器存儲容量存取時(shí)間價(jià)格可靠性功耗…存儲器的主要技術(shù)指標(biāo)存儲器的技術(shù)指標(biāo)存儲容量存儲器所能容納的二進(jìn)制信息量。存儲容量=字?jǐn)?shù)×字長存儲速度：存取時(shí)間（MemoryAccessTime）：啟動(dòng)一次存儲器操作到完成該操作所需的全部時(shí)間。

存取時(shí)間愈短，性能愈好。存取寬度：一次訪問存儲器所能存取的數(shù)據(jù)位數(shù)存儲器的技術(shù)指標(biāo)可靠性：存儲器的抗干擾能力和正確存取性能功耗：存儲器工作的耗電量。性價(jià)比：不僅包含存儲元件的價(jià)格，還包括外圍電路價(jià)格。存儲容量、速度和價(jià)格的關(guān)系：相互制約速度快的存儲器往往價(jià)格較高，容量也較小。存儲器的技術(shù)指標(biāo)對存儲器的目標(biāo)：容量大、速度快、價(jià)格低但是…沒有符合要求的類型如何解決？

體系結(jié)構(gòu)

多種類型組合在一起，形成存儲器系統(tǒng)分級存儲結(jié)構(gòu)存儲系統(tǒng)的結(jié)構(gòu)開放式的結(jié)構(gòu)

編程者自己決定使用哪個(gè)部件，自己編寫程序隱含結(jié)構(gòu)

編程模型：只針對單一存儲器，唯一地址空間，機(jī)器自動(dòng)映射分級存儲結(jié)構(gòu)分級存儲器結(jié)構(gòu)分級的原因：解決存儲器大容量、高速度與低價(jià)格之間的矛盾。多級存儲器寄存器組高速緩沖存儲器主存儲器外存儲器分級存儲結(jié)構(gòu)高速緩沖存儲器

Cache存取速度比主存要快一個(gè)數(shù)量級，接近CPU的處理速度。片內(nèi)Cache集成在CPU芯片中，片外Cache位于主板上。訪問過程緩存容量較小，如何保證能在緩存中找到所需要的數(shù)據(jù)？分級存儲結(jié)構(gòu)程序訪問的局部性原理

處理器在一段時(shí)間內(nèi)訪問的存儲單元，都趨向于存在于一個(gè)較小的連續(xù)區(qū)域中程序訪問特點(diǎn)數(shù)據(jù)訪問特點(diǎn)緩存能提高訪問速度的理論依據(jù)分級存儲結(jié)構(gòu)緩存—主存從CPU角度看，緩存主存這一層次的速度接近于緩存Cache，而其容量和價(jià)格卻接近于主存。提高了存取速度，解決了速度和成本的矛盾。主存—外存速度接近于主存，而容量卻接近于外存，平均價(jià)位接近于低速、廉價(jià)的外存，解決了容量和成本的矛盾。分級存儲結(jié)構(gòu)第七章存儲器

第二節(jié)RAM&ROM

易失性存儲器特點(diǎn)：斷電后信息消失。RAM:SRAM：六管MOS觸發(fā)器。DRAM：由單管組成，需定時(shí)刷新。RAM典型的存儲器芯片SRAM存儲位元使用雙穩(wěn)態(tài)觸發(fā)器表示0和1?！?”狀態(tài)：T1截止，T2導(dǎo)通“0”狀態(tài)：T2截止，T1導(dǎo)通不掉電的情況下，信息穩(wěn)定保持（靜態(tài)）。存取速度快六管MOS靜態(tài)存儲器結(jié)構(gòu)典型的存儲器芯片DRAM存儲單元

利用電容存儲電荷來保存信息T：門控管C：電容不掉電的情況下，信息也會丟失，需要不斷刷新。刷新：經(jīng)過一段時(shí)間后，信息可能丟失，需要重寫存取速度慢，集成度高（容量大）單管MOS動(dòng)態(tài)存儲器結(jié)構(gòu)DRAM的刷新刷新間隔時(shí)間：DRAM允許的最大信息保持時(shí)間采用讀出方式進(jìn)行刷新刷新周期：從上一次刷新結(jié)束到下一次對整個(gè)DRAM全部刷新一遍為止的時(shí)間間隔。大小主要取決于電容電荷的泄漏速度，一般為2ms、4ms、8ms或更長。典型的存儲器芯片集中式刷新在刷新周期內(nèi)，集中時(shí)間連續(xù)地對全部存儲單元逐行刷新一遍。在刷新操作期間，不允許CPU對存儲器進(jìn)行正常的訪問。優(yōu)點(diǎn)：讀寫操作時(shí)不受刷新工作的影響，系統(tǒng)的存取速度比較高。主要缺點(diǎn)：在集中刷新期間必須停止讀寫，這一段時(shí)間稱為“死區(qū)”而且存儲容量越大，死區(qū)就越長。分散式刷新把對每行存儲單元的刷新分散到每個(gè)系統(tǒng)存取周期內(nèi)完成。此時(shí)系統(tǒng)存取周期被分為兩部分，周期前半段時(shí)間進(jìn)行正常的存儲器訪問，后半段時(shí)間進(jìn)行刷新操作。在一個(gè)系統(tǒng)存取周期內(nèi)刷新存儲矩陣中的一行。增加了系統(tǒng)的存取周期。優(yōu)點(diǎn)：沒有死區(qū)。缺點(diǎn)：刷新過于頻繁。系統(tǒng)存取周期是存儲芯片存取周期的兩倍，降低了訪問存儲器的速度。異步式刷新把刷新操作平均分配到整個(gè)最大刷新間隔內(nèi)進(jìn)行。相鄰兩行的刷新間隔為：最大刷新間隔時(shí)間÷行數(shù)RAM芯片大量存儲位元按一定的規(guī)則排列起來構(gòu)成了存儲體。存儲體、讀寫電路、譯碼驅(qū)動(dòng)電路、控制電路等集成在一塊芯片上，組成各種不同類型的存儲芯片。存儲芯片的內(nèi)部組成線性組成所有存儲單元線性排成一列每一個(gè)存儲單元中的多個(gè)存儲位元的字驅(qū)動(dòng)線連在一起，構(gòu)成字線；位線分別連接到相應(yīng)的數(shù)據(jù)線。當(dāng)?shù)刂肺粩?shù)n較大時(shí)，譯碼器的規(guī)模隨之增大很多，導(dǎo)致電路復(fù)雜，譯碼時(shí)間很長，存儲芯片的速度太慢。二維組成所有存儲單元排列成矩陣形式，將地址分成兩組，分別送給X方向和Y方向的兩個(gè)譯碼器，在行和列的交叉點(diǎn)共同選擇一個(gè)存儲單元，對其進(jìn)行讀寫操作。一個(gè)采用二維組成的16字×1位的存儲芯片適合于構(gòu)造大容量的存儲芯片。

SRAM存儲器組成：存儲矩陣地址譯碼器控制邏輯三態(tài)數(shù)據(jù)緩沖器典型的存儲器芯片SRAM芯片讀操作周期和寫操作周期的時(shí)序圖SDRAM---同步動(dòng)態(tài)存儲器DDR---雙倍速率內(nèi)存(DDR2\DDR3\DDR4\DDR5等)內(nèi)存典型的存儲器芯片地址譯碼器：對地址信號進(jìn)行譯碼，選擇存儲單元。線性譯碼(單譯碼)只用一個(gè)地址譯碼器電路譯碼，譯碼輸出的選擇線直接選中存儲單元。復(fù)合譯碼：n位地址分為行、列地址分別譯碼，只有X向和Y向的選擇線同時(shí)選中的存儲單元，才能進(jìn)行讀或?qū)懖僮鳌Ｌ攸c(diǎn)：復(fù)合譯碼所需選擇線數(shù)目少，適用于大容量的存儲器。典型的存儲器芯片DRAM的構(gòu)成地址：分行地址和列地址兩次送入。RAS＃有效時(shí)，行地址送入行地址鎖存器CAS＃有效時(shí)，列地址送入列地址鎖存器4M×4位的DRAM典型的存儲器芯片動(dòng)態(tài)RAM芯片讀操作周期和寫操作周期的時(shí)序圖SRAM和DRAM的對比比較內(nèi)容SRAMDRAM存儲信息0和1的方式雙穩(wěn)態(tài)觸發(fā)器極間電容上的電荷電源不掉電時(shí)信息穩(wěn)定信息會丟失刷新不需要需要集成度低高容量小大價(jià)格高低速度快慢適用場合Cache主存只讀存儲器ROM存儲的信息只能讀出，不能隨機(jī)改寫或存入，特點(diǎn)：非易失性斷電后信息不會丟失編程：指往只讀存儲器中寫入數(shù)據(jù)的過程。根據(jù)可編程的方式和頻度的不同，只讀存儲器可分為：掩膜式ROM(MaskROM)可編程PROM(ProgrammableROM)可擦除EPROM(ErasablePROM)電可擦EEPROM(ElectricallyEPROM)快擦寫ROM(FlashROM)內(nèi)存掩膜式ROM(MROM)生產(chǎn)廠家在制造芯片時(shí)將數(shù)據(jù)寫入芯片，用戶不能更改存儲器的內(nèi)容，只能讀出數(shù)據(jù)使用?？煽啃愿?，集成度高，批量生產(chǎn)之后價(jià)格便宜，但靈活性差。一次可編程ROM（PROM）

芯片生產(chǎn)時(shí)，所有存儲單元均被寫成“0”或均被寫成“1”用戶可以根據(jù)需要寫一次。只讀存儲器雙極固定掩膜式ROMPROM存儲位元的基本結(jié)構(gòu)全“1”熔斷絲型全“0”肖特基二極管型紫外線可擦除的PROM（EPROM）高壓寫入紫外線光照擦除不能在線進(jìn)行擦除和編程單個(gè)SIMOS管構(gòu)成的存儲位元只讀存儲器和閃速存儲器電可擦除的PROM（EEPROM或E2PROM）用電在線擦除和編程的，重編程只需幾秒鐘。它可以擦除和編程單個(gè)存儲單元或者數(shù)據(jù)塊。浮柵隧道氧化層MOS存儲管閃速存儲器簡稱閃存，是由Intel公司于80年代后期首先推出的。它是一種高密度、非易失性的可讀/寫存儲器。

Flash存儲器的兩種單管疊柵存儲位元結(jié)構(gòu)非易失性存儲器

只讀存儲器(ROM)只讀存儲器ROM在使用過程中,只能讀出存儲的信息,而不能用通常的方法寫入信息?？刹脸腜ROM(EPROM)用戶按規(guī)定方法可多次改寫內(nèi)容,改寫時(shí)先用紫外線擦除ROM典型的存儲器芯片電可擦除的PROM(E2PROM)能以字節(jié)為單位進(jìn)行擦除和改寫,并可直接在機(jī)器內(nèi)進(jìn)行擦除和改寫。閃速存儲器(FlashMemory)E2PROM-2832A容量：4K*8bitROM存儲芯片的外封裝特性如果一個(gè)芯片有2n

個(gè)字，每個(gè)字有m位，則它有：n個(gè)地址輸入An-1～A0m個(gè)數(shù)據(jù)輸出Dm-1～D0一個(gè)片選信號除了掩膜式ROM，所有其它的ROM都有一個(gè)編程控制輸入端（VPP），芯片編程器用它來向芯片寫入數(shù)據(jù)。只讀存儲器和閃速存儲器2716型EPROM（2K×8位）的內(nèi)部結(jié)構(gòu)圖

對于存儲器芯片，需要了解：芯片的地址線、數(shù)據(jù)線、片選線和讀寫控制線地址線條數(shù)決定了有多少個(gè)存儲單元；數(shù)據(jù)線條數(shù)表明每個(gè)存儲單元所能存儲的二進(jìn)制數(shù)的位數(shù)。典型的存儲器芯片DRAM存儲器芯片

存儲容量：64K×1位（64K個(gè)存儲單元，每單元1位）

存儲矩陣：4個(gè)128*128

地址引腳：8條

RAS#有效時(shí)送8位行地址

CAS#有效時(shí)送8位列地址

數(shù)據(jù)線：輸入、輸出分開（DIN、DOUT）。典型的存儲器芯片各存儲器的用途存儲器應(yīng)用SRAMDRAMROMPROMEPROME2PROMFlashMemoryCache計(jì)算機(jī)主存固定程序，微程序控制器用戶自編程序，工業(yè)控制機(jī)或電器用戶編寫并可修改程序，產(chǎn)品試制階段程序IC卡上存儲器固態(tài)盤、IC卡第七章存儲器

第三節(jié)主存的設(shè)計(jì)

主存儲器的組成地址內(nèi)容組織形式存儲器芯片的構(gòu)成存儲體地址譯碼和驅(qū)動(dòng)電路讀寫電路存儲控制電路：根據(jù)來自I/O或CPU的讀寫控制信號，產(chǎn)生一系列時(shí)序信號，控制存儲器完成讀寫操作。

一個(gè)存儲體的例子：每個(gè)存儲單元可以存放4個(gè)字節(jié)，稱其寬度為4字節(jié)字節(jié)和字的定義字節(jié)是8bit字2字節(jié)/4字節(jié)大小端存儲模式小端(little-endian):將低序字節(jié)存儲在起始地址X86結(jié)構(gòu)ARM

DSP大端(big-endian)

:高序字節(jié)存儲在起始地址C51PowerPC對準(zhǔn)存放與非對準(zhǔn)存放對準(zhǔn)存放：信息存放的起始地址必須是該信息寬度（字節(jié)數(shù)）的整數(shù)倍。非對準(zhǔn)存放的缺陷：訪存次數(shù)增加存儲器單片存儲器芯片容量有限講授：存儲器接口設(shè)計(jì)為某地址總線為20位的8位微機(jī)系統(tǒng)設(shè)計(jì)一個(gè)容量為20KB的存儲器子系統(tǒng)。

其中SRAM容量為4KB，ROM容量為16KB。設(shè)計(jì)任務(wù)假設(shè)：SRAM采用2114芯片，

ROM采用2732芯片存儲器容量的擴(kuò)展方法問題1：如何擴(kuò)展存儲容量？存儲容量=字?jǐn)?shù)×位數(shù)

存儲器容量的擴(kuò)展方法從位數(shù)方向擴(kuò)展位擴(kuò)展從字?jǐn)?shù)方向擴(kuò)展字?jǐn)U展從字長和位數(shù)兩個(gè)方向擴(kuò)展字位擴(kuò)展

存儲器位寬數(shù)據(jù)總線寬度處理器字長

==

01011101<=

在8位的微機(jī)系統(tǒng)中使用2114芯片（1K×4位）位擴(kuò)展高四位低四位八位1K×4位的SRAM芯片1K×8位的SRAM存儲器位擴(kuò)展法存儲器芯片的數(shù)據(jù)位不能滿足讀寫的基本要求時(shí)進(jìn)行位擴(kuò)展連接規(guī)則：

多個(gè)同字?jǐn)?shù)的存儲器芯片的地址、片選、讀/寫

端相應(yīng)并聯(lián)

數(shù)據(jù)引腳各自連接到數(shù)據(jù)總線的不同位位擴(kuò)展存儲器容量的擴(kuò)展方法000000000000高位地址低位地址1K×8位的SRAM存儲器4K×8位000H~3FFH000H~FFFH001111111111010000000000011111111111100000000000101111111111110000000000111111111111CPU對存儲單元的訪問過程：片選：選擇存儲器芯片。字選：再從選中的芯片中依照地址碼選擇相應(yīng)的存儲單元讀寫數(shù)據(jù)。連接規(guī)則：

芯片的數(shù)據(jù)線、讀/寫控制線并聯(lián)

低位地址線連接到芯片地址引腳完成字選

高位地址得到片選信號字?jǐn)U展

問題2：高位地址如何產(chǎn)生片選信號？存儲器容量的擴(kuò)展方法存儲器片選信號的產(chǎn)生方法線選法：用高位地址中的某一位直接作為存儲器芯片的片選信號CS#A15A11～A0A12

CSCS

CS

CSA14A13(2)(1)(0)(3)芯片A19～

A16A15A14A13A12A11～A0可用地址空間0123××××××××××××××××1110110110110111全0～全1全0～全1全0～全1全0～全1×E000H～×EFFFH×D000H～×DFFFH×B000H～×BFFFH×7000H～×7FFFH線選法片選方法－線選法優(yōu)點(diǎn)：電路簡單，不需外加邏輯電路。缺點(diǎn)：不能充分利用系統(tǒng)的存儲空間

地址空間不連續(xù)

地址重疊適用于存儲容量較小的簡單微機(jī)系統(tǒng)存儲器片選信號的產(chǎn)生方法如何改進(jìn)？怎樣才能充分的利用地址空間？N位地址線可以產(chǎn)生？個(gè)信號每個(gè)信號對應(yīng)一個(gè)存儲器芯片如何避免地址重復(fù)？存儲器片選信號的產(chǎn)生方法全譯碼法增加譯碼器所有地址線都參與選擇IO/M片選方法－全譯碼法全譯碼法A13A12VccA19

A14A11～A0

CE......BAE32:4

Y2E2E1芯片A19～

A14A13A12A11～A0可用地址空間012300000000000000000000000000011011全0～全1全0～全1全0～全1全0～全100000H～00FFFH01000H～01FFFH02000H～02FFFH03000H～03FFFH全譯碼法片選方法－全譯碼法優(yōu)點(diǎn)：地址范圍唯一而且連續(xù)

不會產(chǎn)生地址重疊現(xiàn)象缺點(diǎn)：對譯碼電路要求較高適用于存儲器芯片較多的系統(tǒng)存儲器片選信號的產(chǎn)生方法片選方法－部分譯碼法方法：將高位地址線中某幾位(不是全部高位)地址經(jīng)過譯碼器譯碼，作為片選信號線選法和全譯碼法的混合方式。存在地址重疊問題。存儲器片選信號的產(chǎn)生方法字?jǐn)U展：全譯碼法1K×8位的存儲器擴(kuò)展為4K×8位存儲器。存儲器容量的擴(kuò)展方法D0D7A0A9A10A192:4地址譯碼器D0

D7

~A0A91k×8…CE………D0

D7

~A0A91k×8…CED0

D7

~A0A91k×8…CED0

D7

~A0A91k×8…CE…字位擴(kuò)展法字向和位向均不能滿足要求時(shí)需進(jìn)行字向和位向同時(shí)擴(kuò)展。對存儲器芯片進(jìn)行分組，組內(nèi)采用位擴(kuò)展法連接（數(shù)據(jù)線連接不同），組間采用字?jǐn)U展法連接（片選線連接不同）。存儲器容量的擴(kuò)展方法

歸納：存儲器容量擴(kuò)展的關(guān)鍵在于存儲器芯片與DB、AB、CB的連接與DB的連接:根據(jù)芯片的數(shù)據(jù)位決定是否需要位擴(kuò)展。與AB的連接:保證對存儲器的所有單元正確尋址。與CB的連接:片選、讀寫控制線。存儲器容量的擴(kuò)展方法小結(jié)存儲器容量的擴(kuò)展方法字?jǐn)U展、位擴(kuò)展、字位擴(kuò)展存儲器片選信號的產(chǎn)生方法線選法、全譯碼法、部分譯碼法思考：如果由低位地址產(chǎn)生片選信號，會產(chǎn)生什么影響？單機(jī)系統(tǒng)中，主存與CPU速度的不匹配是高速計(jì)算的瓶頸。提高存儲系統(tǒng)性能的主要措施存取速度角度：尋找高速元件結(jié)構(gòu)角度：采用層次結(jié)構(gòu)采用高速緩沖存儲器存取寬度角度：增加存儲器的字長采用并行操作的雙端口存儲器采用多模塊交叉存儲器并行主存系統(tǒng)在一個(gè)主存周期內(nèi)能并行讀寫多字的主存系統(tǒng)有效地提高存儲器的帶寬。并行主存系統(tǒng)實(shí)現(xiàn)途徑空間并行：雙端口存儲器時(shí)間并行：單體多字、多體并行并行主存系統(tǒng)并行主存系統(tǒng)雙端口存儲器工作原理具有兩個(gè)彼此獨(dú)立的讀/寫口。每個(gè)讀/寫口都有一套獨(dú)立的地址寄存器和譯碼電路。可以并行地獨(dú)立工作。應(yīng)用場合

內(nèi)存：雙端口一個(gè)面向CPU，另一個(gè)面向外設(shè)。顯存：一個(gè)供CPU訪問，另一個(gè)供視頻顯示電路。存儲體地址寄存器譯碼地址A數(shù)據(jù)A地址寄存器譯碼地址B數(shù)據(jù)BIDT7133的邏輯框圖單體單字存儲器字長與CPU的字長相同，每次只能訪問一個(gè)存儲字。假設(shè)存儲器的訪問周期是TM，字長為W位，帶寬為：并行主存系統(tǒng)普通存儲器單體多字存儲器存儲器能夠每個(gè)存儲周期讀出m個(gè)CPU字，最大帶寬提高到原來的m倍。實(shí)際帶寬比最大帶寬小優(yōu)缺點(diǎn)優(yōu)點(diǎn)：實(shí)現(xiàn)簡單缺點(diǎn)：訪存效率不高并行主存儲器原因：如果一次讀取的m個(gè)