第二章微型計(jì)算機(jī)基本組成電路

第二章微型計(jì)算機(jī)的基本組成電路無(wú)論是多么復(fù)雜的計(jì)算機(jī)，都是由若干典型的電路所組成的。本章就是對(duì)微型計(jì)算機(jī)最常見(jiàn)的電路環(huán)節(jié)的名稱及電路原理作一簡(jiǎn)單介紹。其中最主要的是算術(shù)邏輯部件（ALU）、觸發(fā)器（Trigger）、寄存器（Register）、存儲(chǔ)器（Memory）、總線結(jié)構(gòu)（BUS）等。數(shù)據(jù)在這些部件之間流通的過(guò)程以及控制字的概念。這些都是組成計(jì)算機(jī)的硬件基礎(chǔ)。2/3/20231一、算術(shù)邏輯單元（ALU）

顧名思義，這個(gè)部件既能進(jìn)行二進(jìn)制的四則運(yùn)算，也能進(jìn)行布爾代數(shù)的邏輯運(yùn)算。前面所講的可控加減法電路就是最簡(jiǎn)單的算術(shù)部件。通過(guò)適當(dāng)?shù)淖儞Q，可將乘法和除法變成加法運(yùn)算。如果在這個(gè)基礎(chǔ)上，增加一些電路，可以使簡(jiǎn)單的ALU進(jìn)行邏輯運(yùn)算。其符號(hào)見(jiàn)圖2-1。2/3/20232二、觸發(fā)器觸發(fā)器是存放一位二進(jìn)制數(shù)字信號(hào)的基本單元。觸發(fā)器是計(jì)算機(jī)的記憶裝置的基本單元，也可以說(shuō)是記憶細(xì)胞。觸發(fā)器可以組成寄存器，寄存器又可以組成存儲(chǔ)器。寄存器和存儲(chǔ)器統(tǒng)稱為計(jì)算機(jī)的記憶裝置。

微機(jī)中所有的觸發(fā)器一般用晶體管元件，這是因?yàn)榫w管元件可以制成大規(guī)模的集成電路，體積可以更小。

2/3/20233

下面簡(jiǎn)要介紹RS觸發(fā)器、D觸發(fā)器和JK觸發(fā)器，因?yàn)檫@些類(lèi)型的觸發(fā)器是計(jì)算機(jī)中最常見(jiàn)的基本元件。1、RS觸發(fā)器

基本RS觸發(fā)器可用兩個(gè)與非門(mén)交叉連接而成，如圖2-2所示。當(dāng)S=0而R=1時(shí)，Q=1為置位，當(dāng)S=1而R=0時(shí)，Q=0稱為復(fù)位。2/3/20234

S=0，R=1初始“1”保持、初始“0”置位

S=1，R=0初始“1”復(fù)位、初始“0”保持

S=R=1保持

S=R=0不定基本RS觸發(fā)器狀態(tài)分析：2/3/20235

RS觸發(fā)器的符號(hào)見(jiàn)圖2-3所示。

時(shí)標(biāo)RS觸發(fā)器是為了使觸發(fā)器在整個(gè)機(jī)器中能和其他部件協(xié)調(diào)工作，其工作原理見(jiàn)圖2-4所示。這樣無(wú)論是復(fù)位和置位都必須在時(shí)鐘脈沖端為高電位時(shí)才能進(jìn)行。2/3/202362、D觸發(fā)器

RS觸發(fā)器有兩個(gè)輸入端S和R。為了存儲(chǔ)一個(gè)高電位，就需要一個(gè)高電位輸入的S端；為了存儲(chǔ)一個(gè)低電位，就需要另一個(gè)高電位輸入的R端。這在很多應(yīng)用中是不很方便的。D觸發(fā)器就是在RS觸發(fā)器的基礎(chǔ)上引伸出來(lái)的，它只需一個(gè)輸入端口。其工作原理見(jiàn)圖2-6所示。

2/3/20237

時(shí)標(biāo)脈沖CLK一般都是方波，在CLK處于正半周內(nèi)的任何瞬時(shí)間，觸發(fā)器都有反轉(zhuǎn)的可能這樣計(jì)算機(jī)的動(dòng)作就不可能整齊劃一。我們總希望由時(shí)標(biāo)CLK來(lái)指揮整個(gè)機(jī)器的行動(dòng)，采用時(shí)標(biāo)邊緣觸發(fā)的方式就可以得到準(zhǔn)確劃一的動(dòng)作，圖2-7就是邊緣觸發(fā)的D觸發(fā)器的電路原理圖。2/3/20238

觸發(fā)器的預(yù)置和清除：在一些電路中，有時(shí)需要預(yù)先給某個(gè)觸發(fā)器置1或清0，而與時(shí)標(biāo)脈沖以及D輸入端信號(hào)無(wú)關(guān)，這就是所謂的預(yù)置和清除。這只要在圖2-7的電路上增加兩個(gè)或門(mén)就可實(shí)現(xiàn)，見(jiàn)圖2-8所示。2/3/20239圖2-9顯示了各種邊緣觸發(fā)器。這里要注意的的是圖中的汽泡“O”，即負(fù)電平有效之意（電路上增加了一個(gè)非門(mén)，反相器）。2/3/2023103、JK觸發(fā)器

JK觸發(fā)器是組成計(jì)數(shù)器理想的記憶元件，其電路原理圖見(jiàn)2-10所示。它是在RS觸發(fā)器的基礎(chǔ)上，增加兩個(gè)與門(mén)，并使輸出交叉反饋得到的。2/3/202311

JK觸發(fā)器的符號(hào)

如圖2-11所示。

其工作過(guò)程分析：當(dāng)J=K=0時(shí)：保持原狀（自鎖）；當(dāng)J=0，K=1時(shí)：復(fù)位；當(dāng)J=1，K=0時(shí)：置位；當(dāng)J=K=1時(shí)：翻轉(zhuǎn)（取反）。2/3/202312

寄存器由于其在計(jì)算機(jī)中的作用不同而具有不同的功能，從而被命名為不同的名稱。常見(jiàn)的寄存器有：

緩沖寄存器——用以暫存數(shù)據(jù)；

移位寄存器——能將其所存的數(shù)據(jù)一位

一位地向左移或右移；

計(jì)數(shù)器——一個(gè)計(jì)數(shù)脈沖到達(dá)時(shí)，會(huì)按

二進(jìn)制數(shù)的規(guī)律累積脈沖；

累加器——用以暫存每次在ALU中計(jì)算

的中間結(jié)果。

三、寄存器

寄存器是由觸發(fā)器組成的。一個(gè)觸發(fā)器就是一個(gè)一位寄存器。由多個(gè)觸發(fā)器可以組成一個(gè)多位寄存器。2/3/2023131、緩沖寄存器（Buffer）

這是用以暫存某個(gè)數(shù)據(jù)，以便在適當(dāng)?shù)臅r(shí)間節(jié)拍和給定的計(jì)算步驟將數(shù)據(jù)輸入或輸出到其它記憶元件中去。其一個(gè)四位寄存器電路原理圖見(jiàn)2-12。2/3/202314

可控緩沖寄存器：前面所說(shuō)的緩沖寄存器其數(shù)據(jù)X輸入到Q只受CLK的節(jié)拍管理，即只要一將X各位加到寄存器各位的D輸入端，時(shí)標(biāo)節(jié)拍一到，就會(huì)立即送到Q去。這有時(shí)是不利而有害的，因此也許我們還想讓早已存在其中的數(shù)據(jù)多留點(diǎn)時(shí)間，但由于不可控制之故，在CLK正前沿一到就會(huì)立即被來(lái)到門(mén)口的數(shù)據(jù)X替代掉。

為此，我們必須為這個(gè)寄存器增設(shè)一個(gè)可控的“門(mén)”。這個(gè)“門(mén)”的基本原理如圖2-13所示。2/3/202315

注意：以后一旦提到“L”門(mén)，大家就應(yīng)該想到以上的電路，高電平時(shí)數(shù)據(jù)裝入、低電平時(shí)，數(shù)據(jù)自鎖在其中。2/3/202316

對(duì)于多位的寄存器，每位各自一套“L”門(mén)。不過(guò)只用一個(gè)非門(mén)，并且只有一個(gè)LOAD輸入端，如圖2-14所示。

2/3/202317

可控緩沖器的符號(hào)一般為圖2-15所示，LOAD為其控制門(mén)，而CLR為高電平時(shí)可以清0。

2、移位寄存器

移位寄存器的用處——將其所儲(chǔ)存的數(shù)據(jù)向左或向右移位，以達(dá)到計(jì)算機(jī)在運(yùn)行過(guò)程中所需的功能，例如，用來(lái)進(jìn)行乘法運(yùn)算等。2/3/202318

移位寄存器的電路原理圖見(jiàn)2-16所示。2/3/202319

可控移位寄存器，是在整機(jī)運(yùn)行中，有控制電路控制，以保證其在適當(dāng)時(shí)機(jī)參與協(xié)調(diào)工作。這個(gè)電路也和圖2-13控制門(mén)一樣，只要在每一位的電路上增加一個(gè)L門(mén)即可以達(dá)到控制的目的。SHL——左移（ShifttotheLeft）SHR——右移（ShifttotheRight）2/3/2023203、計(jì)數(shù)器（Counter）

計(jì)數(shù)器也是由若干個(gè)觸發(fā)器組成的寄存器，它的特點(diǎn)是能夠把貯存在其中的數(shù)字加1。

計(jì)數(shù)器的種類(lèi)很多，有行波計(jì)數(shù)器、同步計(jì)數(shù)器、環(huán)行計(jì)數(shù)器和程序計(jì)數(shù)器等。

行波計(jì)數(shù)器（TravellingWaveCounter）

其工作原理圖見(jiàn)圖2-18所示。2/3/202321計(jì)數(shù)器時(shí)序圖2/3/202322

圖2-19為可控計(jì)數(shù)器的電路原理圖。圖2-20為可控計(jì)數(shù)器符號(hào)。當(dāng)COUNT=J=K=0時(shí),保持原狀（自鎖）；當(dāng)COUNT=J=K=1時(shí),翻轉(zhuǎn)（計(jì)數(shù)）。2/3/202323環(huán)行計(jì)數(shù)器（RingCounter）

環(huán)行計(jì)數(shù)器也是由若干個(gè)觸發(fā)器組成的。不過(guò)，環(huán)行計(jì)數(shù)器與上述計(jì)數(shù)器不一樣，它只是僅有唯一的一個(gè)位為高電位，即為1，其它各位為0。其電路原理圖見(jiàn)圖2-21所示。2/3/202324

注意：環(huán)行計(jì)數(shù)器不是用來(lái)計(jì)數(shù)用的，而是用來(lái)發(fā)出順序控制信號(hào)的（節(jié)拍），這在計(jì)算機(jī)的控制器中是一個(gè)很重要的部件。

環(huán)行計(jì)數(shù)器的符號(hào)見(jiàn)圖2-22所示。程序計(jì)數(shù)器（ProgramCounter）

它也是一個(gè)行波計(jì)數(shù)器（也可用同步計(jì)數(shù)器）。不過(guò)它不但可以從0開(kāi)始計(jì)數(shù)，也可以將外來(lái)的數(shù)裝入其中，這就需要一個(gè)COUNT輸入端，也要有一個(gè)L門(mén)，其符號(hào)見(jiàn)圖2-23所示。COUNT控制翻轉(zhuǎn)計(jì)數(shù)，L門(mén)控制輸入數(shù)據(jù)2/3/202325累加器（Accumulator）

累加器也是一個(gè)由多個(gè)觸發(fā)器組成的多位寄存器，累加器原文為ACCUMULATOR，譯作累加器，似乎容易產(chǎn)生誤解，以為是在其中進(jìn)行算術(shù)加法運(yùn)算。其實(shí)它不進(jìn)行加法運(yùn)算，而是作為ALU運(yùn)算過(guò)程的代數(shù)和的臨時(shí)存儲(chǔ)處。這種特殊的寄存器在微型計(jì)算機(jī)的數(shù)據(jù)處理中但負(fù)重要的任務(wù)。累加器除了能裝入及輸出數(shù)據(jù)外，還能使存儲(chǔ)其中的數(shù)據(jù)左移或右移，所以它又是一種移位寄存器。其符號(hào)見(jiàn)圖2-24所示。2/3/202326

四、三態(tài)輸出電路

由于記憶元件由觸發(fā)器組成的，而觸發(fā)器只有兩種狀態(tài)：0和1，所以每條信號(hào)線只能傳送一個(gè)觸發(fā)器的信息（0或1）。如果一條信號(hào)線既能與一個(gè)觸發(fā)器接通，也可以與其斷開(kāi)而與另一個(gè)觸發(fā)器接通，則一條信息傳輸線可以傳輸隨意多個(gè)觸發(fā)器的信息了。2/3/202327

為了達(dá)到以上目的在電路上專門(mén)設(shè)計(jì)了三態(tài)門(mén)輸出電路。其電路工作原理見(jiàn)圖2-25所示，它是由兩個(gè)或非門(mén)和NMOS晶體管（T1、T2）及一個(gè)非門(mén)組成。2/3/202328

三態(tài)輸出電路的邏輯表見(jiàn)表2-2所示。

圖2-25為單向三態(tài)輸出電路。而圖2-26為雙向三態(tài)輸出電路。A為某個(gè)電路的輸出端，C為其輸入端。當(dāng)EOUT=1時(shí)，B=A，即信息由左向右傳輸，EIN時(shí)，C=B，即信息由右向左傳輸。2/3/202329

三態(tài)門(mén)（E門(mén)）和裝入門(mén)（L門(mén)）一樣，都是加到任何寄存器（包括計(jì)數(shù)器和累加器）電路上去。這樣的寄存器就稱為三態(tài)寄存器。L門(mén)專管對(duì)寄存器的裝入數(shù)據(jù)的控制，而E門(mén)專門(mén)管由寄存器輸出數(shù)據(jù)的控制。

有了L門(mén)和E門(mén)就可以利用總線結(jié)構(gòu)，使計(jì)算機(jī)的信息傳遞的線路簡(jiǎn)單化，控制器的設(shè)計(jì)也更合理而更容易理解了。2/3/202330五、總線結(jié)構(gòu)

計(jì)算機(jī)硬件系統(tǒng)中各部分相互傳送信息需要互相連接起來(lái)。連接各部件的公共連接線集稱為總線，即總線是它們相互通訊的公共通道，在這個(gè)通道上傳送地址信息，數(shù)據(jù)信息及控制信息，即一組總線包括地址總線、數(shù)據(jù)總線及控制總線三部分。

現(xiàn)代計(jì)算機(jī)系統(tǒng)的總線包括內(nèi)部總線、系統(tǒng)總線（外部總線）。內(nèi)部總線是指CPU內(nèi)部連接各寄存器與ALU部件的總線。系統(tǒng)總線是指CPU、主存儲(chǔ)器及I/O接口之間的連線。近年來(lái)計(jì)算機(jī)系統(tǒng)中越來(lái)越重視采用標(biāo)準(zhǔn)總線，如ISA、VESA、PCI總線標(biāo)準(zhǔn)。2/3/202331

這里不準(zhǔn)備講解具體的標(biāo)準(zhǔn)總線的結(jié)構(gòu)和原理，只是試圖通過(guò)一個(gè)簡(jiǎn)單的例子來(lái)說(shuō)明總線結(jié)構(gòu)原理。見(jiàn)圖2-27所示。

如果將各個(gè)寄存器的L門(mén)和E門(mén)按次序排列成一列，則可稱其為控制字CON：

CON=LAEALBEBLCECLDED2/3/202332

為了避免信息在公共總線W中亂竄，必須規(guī)定在某一個(gè)時(shí)鐘節(jié)拍（CLK為正半周），只有一個(gè)寄存器L門(mén)為高電位，和另一寄存器的E門(mén)位高電位。其余各門(mén)則必須為低電位。這樣，E門(mén)為高電位的寄存器的數(shù)據(jù)就可以流到L門(mén)為高電位的寄存器中去。見(jiàn)表2-3所示。2/3/202333

控制字中哪些位為高電平，哪些位為低電平，將由控制器發(fā)出并送到各個(gè)寄存器中去。

圖2-28中有兩條總線，一條稱為數(shù)據(jù)總線、另一條為控制總線，它能將控制字各位分別送到各個(gè)寄存器上去，同時(shí)能把時(shí)鐘送到各個(gè)寄存器上去。2/3/202334六、存儲(chǔ)器（Memory）

存儲(chǔ)器是組成計(jì)算機(jī)的五大部件之一。是計(jì)算機(jī)的記憶設(shè)備。它既可存儲(chǔ)數(shù)據(jù)，也可存放計(jì)算機(jī)的運(yùn)行程序。存儲(chǔ)器的組成，可以看作是一個(gè)寄存器堆，每個(gè)存儲(chǔ)單元實(shí)際上相當(dāng)一個(gè)緩沖寄存器。

從存儲(chǔ)器與CPU之間的關(guān)系出發(fā)，可以把存儲(chǔ)器劃分為內(nèi)存和外存，內(nèi)存是與CPU直接交換信息的存儲(chǔ)器，外存是需要通過(guò)I/O接口芯片與CPU交換信息的存儲(chǔ)器（例磁盤(pán)和光驅(qū)），這里討論的存儲(chǔ)器是指內(nèi)存。2/3/202335

根據(jù)使用不同，存儲(chǔ)器分為兩大類(lèi)：只讀存儲(chǔ)器（ROM）和隨機(jī)存儲(chǔ)器（RAM）。RAM、ROM一般是由半導(dǎo)體元件組成的，它體積小、易于制成大規(guī)模集成電路、存取速度快容易與CPU的速度匹配，一般用于內(nèi)存。ROM由于存儲(chǔ)器中的內(nèi)容不能被刷新，故通常充當(dāng)內(nèi)存中存放重要系統(tǒng)程序的存儲(chǔ)器。

每個(gè)存儲(chǔ)單元所存儲(chǔ)的內(nèi)容稱為一個(gè)字（Word），一個(gè)字由若干位（Bit）組成。而8位記憶字稱為一個(gè)字節(jié)（Byte），由16個(gè)記憶單元組成的存儲(chǔ)單元就是一個(gè)16位的記憶字（2個(gè)字節(jié)組成）。2/3/202336

一個(gè)存儲(chǔ)器可以包含數(shù)以千計(jì)的存儲(chǔ)單元，所以，一個(gè)存儲(chǔ)器可以儲(chǔ)存很多數(shù)據(jù)，可以存放很多的計(jì)算步驟——程序（Program）。為了便于存入和取出，每個(gè)單元必須有固定的地址。因此存儲(chǔ)器的地址也必定是數(shù)以千計(jì)的。為了減少存儲(chǔ)器向外引出的地址線，在存儲(chǔ)器內(nèi)部都自帶有譯碼器。其電路原理圖見(jiàn)附圖2/3/202337

根據(jù)二進(jìn)制編碼譯碼的原理，除地線公用之外，n位地址線可以譯成2n個(gè)的地址號(hào)。見(jiàn)表2-4所示。2/3/202338

例如16·8的存儲(chǔ)器，見(jiàn)圖2-29。2/3/202339

以上為單譯碼方式，即譯碼電路中只有一個(gè)譯碼器，譯碼器輸出的每條譯碼線對(duì)應(yīng)一個(gè)存儲(chǔ)單元。例如n=10，譯碼器可譯210=1024條字線，對(duì)應(yīng)1024個(gè)存儲(chǔ)單元。2/3/202340

為此可采用雙譯碼方式，它將譯碼器分成X向和Y向兩個(gè)譯碼器，通過(guò)兩個(gè)譯碼器平面座標(biāo)，來(lái)確定存儲(chǔ)單元的地址。例如，地址線仍是n=10，將前5位送入X譯碼器，后五位送入Y譯碼器，則可選擇單元數(shù)為25·25=1024。2/3/2023411、只讀存儲(chǔ)器（ROM）

只讀存儲(chǔ)器是一種對(duì)其內(nèi)容只能讀不能寫(xiě)的存儲(chǔ)器，即預(yù)先一次寫(xiě)入的存儲(chǔ)器。它通常用來(lái)存放系統(tǒng)的啟動(dòng)程序和參數(shù)表，也用來(lái)存放常駐內(nèi)存的監(jiān)控程序或操作系統(tǒng)的常駐內(nèi)存部分。

根據(jù)其中信息（即內(nèi)容）的設(shè)置方法，ROM可分為四種：

掩膜型ROM。這種ROM中的信息是芯片制造時(shí)由廠家寫(xiě)入的，用戶對(duì)這類(lèi)芯片無(wú)法進(jìn)行任何修改。

2/3/202342

可編程的只讀存儲(chǔ)器PROM。這種ROM出廠時(shí)，里面沒(méi)有寫(xiě)入信息，用戶采用一定的設(shè)備可以對(duì)PROM中的內(nèi)容進(jìn)行設(shè)置。和掩膜ROM一樣，PROM中的內(nèi)容一旦寫(xiě)入，就再也不能改變。

可擦除可編程的只讀存儲(chǔ)器EPROM（ErasableProgrammableReadonlyMemory）?？捎秒姴脸目删幊痰闹蛔x存儲(chǔ)器E2PROM（ElectricallyErasableProgrammableReadonlyMemory）。2/3/202343

用戶對(duì)后面兩種ROM，不只可以進(jìn)行編程，而且可以用特定設(shè)備對(duì)它們多次進(jìn)行擦除和寫(xiě)入。不同的是EPROM擦除時(shí)間長(zhǎng)，擦除時(shí)是對(duì)芯片的內(nèi)容進(jìn)行全部擦除，而E2PROM擦除時(shí)間快，并能對(duì)其中的某個(gè)字和字塊進(jìn)行擦除和重寫(xiě)。下面以一個(gè)8*4ROM集成電路芯片作為例子來(lái)說(shuō)明ROM的內(nèi)部電路原理和工作原理，見(jiàn)圖2-30所示。其數(shù)據(jù)和地址見(jiàn)表2-6。

2/3/2023442/3/202345

ROM的附件----MAR（存儲(chǔ)地址寄存器）①功能:將所需尋址的存儲(chǔ)單元的地址暫存下來(lái),以備下一條指令使用.②結(jié)構(gòu):有L門(mén):控制地址的裝入.有CLK:(MAR為可控緩沖寄存器)③MAR與ROM的關(guān)系:雙態(tài)的(不受E門(mén)控制)地址一進(jìn)入MAR即被送到ROM中(選中某一單元)④框圖:

LCLKAEDnMARm*nROM2/3/202346程序計(jì)數(shù)器PC:(指令地址指示器)

是一個(gè)多位的寄存器:存放指令(數(shù)據(jù))的地址碼.①計(jì)算機(jī)執(zhí)行某次操作前,要把程序(數(shù)據(jù))用前述裝置送入M中,執(zhí)行時(shí)再依次取出---取出時(shí)必須先知道該數(shù)的地址碼;②為了給出被尋址單元的地址,指令中設(shè)置了地址碼;操作碼地址碼③∵地址碼較長(zhǎng),∴增加了指令的長(zhǎng)度,∴不采用此法給出M的地址;④將M地址放于某個(gè)專用的寄存器R中,則指令中只出現(xiàn)R的代碼,------減少指令的長(zhǎng)度.

R稱指示器或變址寄存器(間接給出地址)

2/3/202347例:當(dāng)PC=0000H,則計(jì)算機(jī)把指令1取到CPU中識(shí)別并執(zhí)行相應(yīng)操作;當(dāng)PC=0001H,---------------------2------------------------------------------;①當(dāng)取出一條指令后,PC自動(dòng)加1,保證程序順序執(zhí)行;②每次運(yùn)行前,PC自動(dòng)復(fù)位至0000H;③PC的內(nèi)容可用控制指令予以改寫(xiě)---即改變程序執(zhí)行的順序;④以上操作都須經(jīng)過(guò)總線W;⑤PC的控制信號(hào):CLK,CLR,EP,CP(使PC加1的信號(hào))指令1指令2指令3000000010010……………..M2/3/202348LMCLKERDnMAR16*8ROM

PCCPCLKCLREpW總線8448圖2-33取數(shù)周期的信號(hào)流通例2-1.程序計(jì)數(shù)器PC，存儲(chǔ)器地址寄存器MAR和ROM通過(guò)總線的聯(lián)系如圖2-33所示。設(shè)控制字依次是：（1）

CP

EpLMER=0110（2）

CP

EpLMER=0001（3）

CP

EpLMER=1000問(wèn)：它們之間的信息是如何流通的？2/3/202349解：開(kāi)機(jī)時(shí)，先令CLR=1，則PC=0000（1）

CP

EpLMER=0110Ep=0110，PC準(zhǔn)備放出數(shù)據(jù)；

LM=0110準(zhǔn)備裝入數(shù)據(jù)。

在CLK正前沿到達(dá)時(shí)，CLK=1，MAR=PC=0000,PC的裝入MAR，同時(shí)MAR立即指向ROM的第一地址，即選中了ROM中的R0存儲(chǔ)單元。（2）

CP

EpLMER=0001ER=1,令ROM放出數(shù)據(jù)，即R0中的8位數(shù)據(jù)被送入到W總線上去。這樣的動(dòng)作，不需要等待時(shí)鐘周期的同步訊號(hào)，因而成為異步動(dòng)作。（3）

CP

EpLMER=1000

CP

=1，即命令PC加1，所以PC=0001.2/3/2023502.隨機(jī)存儲(chǔ)器RAM

CPU能在相同的時(shí)間里訪問(wèn)M的任一單元(讀出或?qū)懭?且訪問(wèn)時(shí)間一樣)

①RAM的特點(diǎn):

ⅰ.存儲(chǔ)單元的內(nèi)容根據(jù)需要隨時(shí)讀出或?qū)懭?ⅱ.斷電后,所存信息隨之丟失(易失性器件.恢復(fù)供電,原信號(hào)無(wú)法恢復(fù))ⅲ.暫存I/O數(shù)據(jù)﹑計(jì)算的中間結(jié)果﹑斷電后無(wú)影響的用戶程序.②RAM的分類(lèi):從制造工藝分:2/3/202351雙極型:存取速度快,集成度低,(一個(gè)基本存儲(chǔ)單元所用管子多),功耗大,成本高-----高速專用機(jī)用;

單極型:工藝簡(jiǎn)單,功耗低,成本低,集成度高---微機(jī)中使用.

靜態(tài)RAM:每存儲(chǔ)單元包括的MOS管多(6只),存儲(chǔ)容量小,功耗大,不需“刷新”,工作穩(wěn)定,有電一直保持信息.----微機(jī)中用.動(dòng)態(tài)RAM:每存儲(chǔ)單元包括的MOS少(3只),依靠

MOS管柵極電容的電荷記憶信息,

電容會(huì)漏電,需定時(shí)“刷新”,集成度高,功耗小,價(jià)格低,但增加“刷新”電路.----大容量存儲(chǔ)系統(tǒng)用.

2/3/202352③.常用芯片:Inter2114﹑Inter6116﹑Inter6264

(1K*4)(2K*8)(8K*8)WEAMEDinDoutM*nRAM注:ME為此RAM的選中門(mén)ME=1,此RAM被選中;ME=0,----------未選中.

WE為讀寫(xiě)控制信號(hào)WE=1,寫(xiě)操作;WE=0,讀操作.即當(dāng)ME=1時(shí),WE才有意義.

A是地址線Din,Dout在實(shí)際中是同一線,既可輸出又可輸入數(shù)據(jù)(雙向的)④.RAM的符號(hào):2/3/202353⑤.RAM的附件-----MDR（存儲(chǔ)器數(shù)據(jù)及存器）ⅰ.作用:將要寫(xiě)入RAM的數(shù)暫存,以等待WE=1命令的到來(lái);ⅱ.RAM與MAR﹑MDR的關(guān)系:Dn256*12RAMMARLMCLKW總線12812圖2-35MAR、MDR與RAM的聯(lián)系MDRWEMELDCLK12812注：