第2章 8086、8088微處理器的體系結(jié)構(gòu)

主講：禹定臣微機原理及接口技術(shù)信息工程學(xué)院本章基本內(nèi)容與教學(xué)要求1、8086微處理器基本結(jié)構(gòu)2、8086芯片的主要引腳功能3、8086總線周期的基本概念4、8086微機系統(tǒng)的存儲器組織5、8086/8088微機系統(tǒng)的I/O組織第2章8086/8088微處理器的體系結(jié)構(gòu)微機原理與接口技術(shù)§2.18086/8088微處理器2.1.1 8086/8088的內(nèi)部結(jié)構(gòu)

圖2.18086/8088CPU內(nèi)部結(jié)構(gòu)示意圖從功能結(jié)構(gòu)看，8086/8088CPU分兩部分：

執(zhí)行部件EU(ExecutionUnit)

總線接口部件BIU(BusInterfaceUnit)§2.18086/8088微處理器1.執(zhí)行部件EU負(fù)責(zé)指令的執(zhí)行：譯碼指令并利用內(nèi)部寄存器和ALU來處理數(shù)據(jù)?！?.18086/8088微處理器組成及功能四個數(shù)據(jù)寄存器：AX，BX，CX，DX四個地址寄存器：BP，SP，SI，DI標(biāo)志寄存器FR（PSW）算術(shù)邏輯單元ALU

存放數(shù)據(jù)或地址

存放不同尋址方式下的地址偏移量，也可作16位通用寄存器

存放ALU運算結(jié)果特征內(nèi)部控制邏輯電路（EU）從指令隊列取指令、譯碼、產(chǎn)生控制信號

算術(shù)邏輯運算§2.18086/8088微處理器2.總線接口部件BIU負(fù)責(zé)微處理器內(nèi)部與外部（存儲器和I/O接口）的信息傳輸：取指令、指令排隊、傳送數(shù)據(jù)（讀/寫操作數(shù)）、形成物理地址和總線控制?！?.18086/8088微處理器組成及功能四個段寄存器：CS，DS，SS，ES地址加法器指令隊列總線控制邏輯

存放段地址，與偏移地址配合，尋址1MB空間

將16位邏輯地址變換成20位物理地址

預(yù)放指令代碼：6字節(jié)/8086；4字節(jié)/8088

發(fā)出總線控制信號，控制CPU與外部數(shù)據(jù)的交換指令指針寄存器IP

存放下一條要取出指令的地址§2.18086/8088微處理器流水線操作BIU取指1取指2取指3取指4取數(shù)據(jù)取指5…EU等待執(zhí)行1執(zhí)行2執(zhí)行3執(zhí)行4…指令隊列緩沖器存放預(yù)取指令，使CPU取指令與執(zhí)行指令能并行工作，即在一條指令的執(zhí)行過程中，可以取出下一條或多條指令，在指令隊列中排隊，減少微處理器的等待時間，提高運行效率。這種結(jié)構(gòu)稱為流水線結(jié)構(gòu)。圖2.2BIU與EU并行操作示意§2.18086/8088微處理器2.1.2 8086/8088的寄存器結(jié)構(gòu)

15870AHBHCHDHALBLCLDLSPBPSIDIIPFRCSDSSSESAXBXCXDX代碼段寄存器數(shù)據(jù)段寄存器堆棧段寄存器附加段寄存器段寄存器指令指針狀態(tài)標(biāo)志控制寄存器累加器基數(shù)寄存器計數(shù)寄存器數(shù)據(jù)寄存器堆棧指針基數(shù)指針源變址目的變址數(shù)據(jù)寄存器地址寄存器通用寄存器§2.18086/8088微處理器數(shù)據(jù)寄存器：AX，BX，CX，DX。四個數(shù)據(jù)寄存器AX，BX，CX，DX可以作為16位寄存器使用，也可以分別作為兩個8位寄存器使用。內(nèi)部設(shè)置較多通用數(shù)據(jù)寄存器的好處：①提高數(shù)據(jù)的處理速度；②減小指令存放的內(nèi)存空間。BHAHCHDHALBLCLDLAXBXCXDX

隱含用途：AX—累加器；

BX—基址/變址；CX—

計數(shù)器；DX—字乘/除和

I/O的間址。1.通用寄存器組§2.18086/8088微處理器地址寄存器：BP，SP，SI，DI。BP、SP、SI和DI專門用于存放特定段的偏移地址，除此以外，還可作為通用數(shù)據(jù)寄存器用。SP堆棧指針寄存器：棧頂?shù)刂贰?/p>

BP基數(shù)指針寄存器：間接尋址中的基址，也可用作堆棧的一個附加指針，訪問堆棧中任意單元的數(shù)據(jù)。

SI源變址寄存器：間接尋址/變址；串操作中源地址。

DI目的變址寄存器：間接尋址/變址；串操作中目的地址。§2.18086/8088微處理器標(biāo)志寄存器FR（PSW）FR共有16位，其中7位未用，各位的定義如下：1501413121110987654321DFIFTFSFZFAFPFCFOF兩類標(biāo)志狀態(tài)標(biāo)志：CF/PF/AF/ZF/SF/OF控制標(biāo)志：DF/IF/TF狀態(tài)標(biāo)志反映EU執(zhí)行算術(shù)/邏輯運算后結(jié)果的狀態(tài)；控制標(biāo)志控制CPU操作。2.控制寄存器§2.18086/8088微處理器存放下一條要取出的指令的偏移地址。16位指令指針寄存器IP

中斷或調(diào)用子程序時，IP內(nèi)容（斷點地址）自動入棧保護；返回時，斷點地址彈出到IP，繼續(xù)主程序運行。

跳轉(zhuǎn)指令時，新的跳轉(zhuǎn)目標(biāo)地址送入IP，原指令隊列內(nèi)容作廢?！?.18086/8088微處理器CS：代碼段寄存器

DS：數(shù)據(jù)段寄存器SS：堆棧段寄存器

ES：附加段寄存器8086最大尋址空間達1MB（20位地址）8086內(nèi)部寄存器均為16位，16位地址只可尋址64KB8086采用分段技術(shù)解決16位地址寄存器尋址1MB存儲空間的問題：①一個邏輯地址由兩部分組成：段地址、段內(nèi)偏移量②段地址存放在段寄存器中③實際地址（20位物理地址）=段地址×16+偏移量3.段寄存器§2.18086/8088微處理器20位物理地址的形成1200H(CS)2450H(IP)+14450H20位物理地址=段地址(CS)×16+偏移量(IP)§2.18086/8088微處理器2.1.48086/8088的工作模式及引腳功能

根據(jù)不同的應(yīng)用環(huán)境，8086可以工作在兩種模式：1.工作模式系統(tǒng)中只有8086一個微處理器，所有的總線控制信號均由8086產(chǎn)生，系統(tǒng)的總線控制信號被減至最少。

最小模式

最大模式系統(tǒng)中除8086作為主微處理器以外，還有其它的微處理器協(xié)助工作：數(shù)值運算的協(xié)處理器8087，輸入/輸出(I/O)協(xié)處理器8089。最大模式用于中規(guī)?；虼笮偷?086系統(tǒng)中。8086工作在何種模式，完全由硬件決定：MN/MX?！?.18086/8088微處理器圖2.4 8086最小模式系統(tǒng)典型配置最小模式系統(tǒng)§2.18086/8088微處理器最大模式系統(tǒng)圖2.58086最大模式系統(tǒng)典型配置圖2.6 總線控制器8288與8086的連接圖2.7 多處理器系統(tǒng)2.引腳功能

地址/數(shù)據(jù)總線

地址/狀態(tài)總線

控制總線

電源/地線

其它控制線五類引腳線圖2.58086引腳圖2.68088引腳（1）地址/數(shù)據(jù)總線AD15

～AD0(雙向/三態(tài))分時復(fù)用：在一個總線周期的第一個時鐘周期，AD15

～AD0

傳送地址信號，在其它的時鐘周期，作數(shù)據(jù)總線使用。地址

鎖存器

STBABDBAD15~AD0ALE§2.18086/8088微處理器（2）地址/狀態(tài)線A19/S6~A16/S3(輸出/三態(tài))在一個總線周期的T1，輸出地址信號的最高4位A19~A16，在其他的時鐘周期，輸出狀態(tài)信號S6~S3。同樣，這4個引腳信號也要用外電路將地址信號鎖存?！?.18086/8088微處理器S4、S3

的組合指出當(dāng)前使用的段碼寄存器情況1S4S3意義100當(dāng)前正在使用ES附加段01當(dāng)前正在使用SS堆棧段10當(dāng)前正在使用CS或者未使用任何寄存器當(dāng)前正在使用DS數(shù)據(jù)段S6為低，表示8086當(dāng)前與總線相連S5＝IF系統(tǒng)處于DMA，CPU讓出總線，A19/S6~A16/S3進入浮空狀態(tài)。（3）控制總線②BHE/S7高8位數(shù)據(jù)總線允許/狀態(tài)線(輸出/三態(tài))在其他的總線周期，為S7狀態(tài)信號，8086中S7未作定義。

①CLK系統(tǒng)時鐘輸入信號最大時鐘頻率為8MHZ，占空比1/3。在總線周期的T1，為BHE信號，表示高8位數(shù)據(jù)線D15~D8

上的數(shù)據(jù)有效。

§2.18086/8088微處理器BHEA0數(shù)據(jù)傳送格式00110101同時傳送高、低字節(jié)(AD0~AD15)奇數(shù)地址的高位字節(jié)(AD8~AD15)偶數(shù)地址的低位字節(jié)(AD0~AD7)無效BHE和

A0結(jié)合控制CPU與存儲器之間數(shù)據(jù)傳送的格式（因為存儲器是按字節(jié)組織的）。§2.18086/8088微處理器③MN/MX最大/最小模式控制信號④RD讀信號(輸出/三態(tài)，低電平有效)RD=0，讀存儲器或I/O，DMA時浮空。⑤INTR可屏蔽的中斷請求信號(輸入/高電平有效)外設(shè)向CPU提出的中斷請求信號，若FR中IF=1，CPU在當(dāng)前指令后即響應(yīng)。不受FR中IF的影響，CPU在當(dāng)前指令后響應(yīng)。⑥NMI非屏蔽中斷請求信號(輸入/上升沿有效)§2.18086/8088微處理器⑦READY準(zhǔn)備就緒信號(輸入，高電平有效)CPU訪問存儲器或外設(shè)時，READY有效，表示存儲器或外設(shè)已準(zhǔn)備好傳送數(shù)據(jù)。⑧TEST測試信號

(輸入，低電平有效)WAIT指令TEST有效？執(zhí)行后續(xù)指令YesNo與等待指令WAIT配合使用?！?.18086/8088微處理器4T復(fù)位重新啟動后，第一條指令地址FFFF0H。⑨RESET系統(tǒng)復(fù)位信號(輸入，高電平有效)RESET使CPU復(fù)位結(jié)束現(xiàn)行操作，初始化內(nèi)部寄存器。復(fù)位信號必須保持4個時鐘周期高電平。CPU中的部分內(nèi)容標(biāo)志位清除指令指針(IP)0000HCS寄存器FFFFHDS寄存器0000HSS寄存器0000HES寄存器0000H指令隊列空（4）電源和地線VCC電源＋(＋5V±10%)

GND地線(兩條)§2.18086/8088微處理器①

M/IO存儲器/輸入輸出控制信號(輸出/三態(tài))RD與M/IO組合對應(yīng)的操作M/IORD操作1000讀存儲器讀I/O端口（5）其它控制總線24~31#引腳信號的定義依8086的工作模式而定，以下是在最小模式配置時這些引腳的定義。§2.18086/8088微處理器②WR寫信號(輸出/三態(tài)，低電平有效)WR與M/IO組合對應(yīng)的操作M/IOWR操作1000寫存儲器寫I/O端口③INTA中斷響應(yīng)信號(輸出/三態(tài)，低電平有效)CPU響應(yīng)INTR后，用INTA讀取外設(shè)提供的中斷類型號，以取得中斷服務(wù)程序的入口地址?！?.18086/8088微處理器在每一總線周期的T1狀態(tài)，ALE都輸出有效電平，表示當(dāng)前地址/數(shù)據(jù)復(fù)用總線上輸出的是地址信息，供地址鎖存器對地址進行鎖存。④ALE地址鎖存允許信號(輸出/三態(tài)，高電平有效)⑤DEN數(shù)據(jù)允許信號(輸出/三態(tài)，低電平有效)控制CPU外接的數(shù)據(jù)收發(fā)器。§2.18086/8088微處理器⑥D(zhuǎn)T/R數(shù)據(jù)收發(fā)方向控制信號(輸出/三態(tài))DT/R=1,即T=1，AB(CPU內(nèi)存或外設(shè))DT/R=0,即T=0，BA(內(nèi)存或外設(shè)CPU)82862

A

OE

TAD0~AD15D0~D15DENDT/RB控制數(shù)據(jù)總線驅(qū)動器的數(shù)據(jù)傳送方向。DMA方式下，DT/R浮空§2.18086/8088微處理器⑦HOLD總線保持請求信號(輸入，高電平有效)⑧HLDA總線保持響應(yīng)信號(輸出，高電平有效)系統(tǒng)中其它總線主設(shè)備（如DMA）通過該總線向CPU申請對總線的控制權(quán)。CPU響應(yīng)HOLD信號，讓出總線控制權(quán)?！?.18086/8088微處理器2.1.58086/8088的操作和時序

CPU為完成預(yù)定功能的操作是在時鐘節(jié)拍的同步下，按時序一步一步執(zhí)行的，這就構(gòu)成了CPU的操作時序。了解CPU的操作時序，是設(shè)計微機系統(tǒng)的重要基礎(chǔ)，也有助于進一步了解系統(tǒng)總線的功能。§2.18086/8088微處理器8086CPU的主要操作有：

系統(tǒng)的復(fù)位和啟動

總線讀/寫操作

中斷操作

總線保持或總線請求/允許/釋放操作

暫停操作§2.18086/8088微處理器1.系統(tǒng)的復(fù)位和啟動圖2.78086復(fù)位操作時序7T復(fù)位操作CPU開始執(zhí)行程序CPU經(jīng)總線接口部件BIU，讀/寫存儲器或訪問I/O接口，稱為總線操作；執(zhí)行一次總線操作所花的時間，稱為一個總線周期。圖2.3 典型的BIU總線周期波形圖2.總線讀/寫操作§2.18086/8088微處理器①最小模式下的總線讀操作②最小模式下的總線寫操作③最大模式下的總線讀操作④最大模式下的總線寫操作

8086的總線讀/寫操作有以下四種:§2.18086/8088微處理器圖2.8最小模式下總線讀操作時序圖2.9最小模式下總線寫操作時序圖2.10最大模式下總線讀操作時序圖2.11最大模式下總線寫操作時序3.暫停操作當(dāng)CPU執(zhí)行一條暫停命令HLT時，就停止一切操作，進入暫停狀態(tài)。暫停狀態(tài)一直保持到發(fā)生中斷或?qū)ο到y(tǒng)進行復(fù)位為止。在暫停狀態(tài)下，CPU可接收HOLD線上（最小模式）或RQ/GT線上（最大模式）的保持請求。當(dāng)保持請求消失后，CPU仍回到暫停狀態(tài)?！?.18086/8088微處理器4.中斷響應(yīng)操作圖2.12中斷響應(yīng)周期時序5.最小模式下的總線保持操作圖2.13最小模式下總線保持請求/保持響應(yīng)時序6.最大模式下的總線請求/允許/釋放操作圖2.14最大模式下總線請求/允許/釋放時序§2.18086/8088微處理器2.1.68086/8088的存儲器及I/O組織

1.8086的存儲器組織（1）存儲器地址8086/8088CPU由20條地址線，存儲器地址的編址范圍：00000H~FFFFFH（1MB）§2.18086/8088微處理器（2）存儲器結(jié)構(gòu)8086系統(tǒng)將1MB存儲空間分成兩個512KB存儲體（庫），一個只包含偶數(shù)地址，與數(shù)據(jù)總線D7~D0相連，所以又稱低位庫；另一個只包含奇數(shù)地址，與數(shù)據(jù)總線D15~D8相連，所以又稱高位庫。地址A0和控制線BHE用于庫選擇，其余19位地址碼（A19~A1）用于訪問任何一個庫（219=512K）?！?.18086/8088微處理器圖2.7存儲體地址空間分配圖2.8存儲體與總線的連接§2.18086/8088微處理器（3）對存儲器中數(shù)據(jù)的操作

字節(jié)數(shù)據(jù)按序存放

字?jǐn)?shù)據(jù)：高位字節(jié)放高地址 低位字節(jié)放低地址規(guī)則字：字?jǐn)?shù)據(jù)的低位字 節(jié)從偶地址開始非規(guī)則字：字?jǐn)?shù)據(jù)的低位 字節(jié)從奇地址 開始圖2.9CPU往存儲器寫一個字或一個字節(jié)過程示意圖

對規(guī)則字的存取可在一個總線周期內(nèi)完成，對非規(guī)則字的存取則需兩個總線周期才能完成。8088因外部數(shù)據(jù)總線為8位，其1MB存儲空間不分高低位庫。每個總線周期均只能完成一個字節(jié)的存取操作?！?.18086/8088微處理器（4）存儲器分段1MB存儲空間分成

若干個邏輯段，每

一段

64K(216)。邏輯段1

64KB邏輯段2

64KB邏輯段3

64KB邏輯段4,5

64KB00000邏輯段1起點邏輯段2起點邏輯段3起點邏輯段4,5起點FFFFF

每個段的起始地址

稱為段基址(首址)，

由軟件設(shè)定。

段與段之間可以連續(xù)排列，部分重疊，斷續(xù)排列。圖2.10存儲器段結(jié)構(gòu)§2.18086/8088微處理器

邏輯段首地址由段碼寄存器確定64KB64KB64KB64KB堆棧段0000010550250A08FFB0EFF00FFFFF代碼段數(shù)據(jù)段附加段EFF08FFB250A1055CSDSESSS§2.18086/8088微處理器（5）堆棧

可以有多個堆棧同時存在，由各自的段名區(qū)分，但只有一個堆棧段為當(dāng)前堆棧段。

堆棧深度最大64KB。

堆棧操作均為字操作，SP始終指向?qū)崡ｍ?。?.18086/8088微處理器

操作數(shù)地址：DS(ES)16+偏移地址

（其中的偏移地址取決于指令的尋址方式）

堆棧操作地址：SS16+SP（6）存儲器（內(nèi)存）地址的一般情況

指令地址：CS16+IP§2.18086/8088微處理器2.8086的I/O組織I/O端口地址

兩種I/O端口編址方式8086采用獨立編址方式

專用的輸入/輸出指令：IN/OUT

獨立編址

統(tǒng)一編址

端口地址空間：64KB（0