第四章邏輯設(shè)計(jì)技術(shù)ok

4.1MOS管的串、并聯(lián)特性晶體管的驅(qū)動(dòng)能力是用其導(dǎo)電因子β來表示的，β值越大，其驅(qū)動(dòng)能力越強(qiáng)。多個(gè)管子的串、并情況下，其等效導(dǎo)電因子應(yīng)如何推導(dǎo)？一、兩管串聯(lián)：

第四章邏輯設(shè)計(jì)技術(shù)1設(shè)：Vt相同，工作在線性區(qū)。將上式代入（1）得：由等效管得：2比較（3）（4）得：同理可推出N個(gè)管子串聯(lián)使用時(shí)，其等效增益因子為：3二、兩管并聯(lián)：

同理可證，N個(gè)Vt相等的管子并聯(lián)使用時(shí)：44.2各種邏輯門的實(shí)現(xiàn)一、與非門：5與非門電路的驅(qū)動(dòng)能力在一個(gè)組合邏輯電路中，為了使各種組合門電路之間能夠很好地匹配，各個(gè)邏輯門的驅(qū)動(dòng)能力都要與標(biāo)準(zhǔn)反相器相當(dāng)。即在最壞工作條件下，各個(gè)邏輯門的驅(qū)動(dòng)能力要與標(biāo)準(zhǔn)反相器的特性相同。設(shè)：標(biāo)準(zhǔn)反相器的導(dǎo)電因子為βn=βp，與非門：βn1=βn2=β’nβp1=βp2=β’p6（1）a，b=1，1時(shí)，下拉管的等效導(dǎo)電因子：βeffn=β’n/2（2）a，b=0，0時(shí)，上拉管的等效導(dǎo)電因子：βeffp=2β’p（3）a，b=1，0或0，1時(shí)，上拉管的等效導(dǎo)電因子：βeffp=β’p綜合以上情況，在最壞的工作情況下，即：（1）、（3），應(yīng)使：βeffp=β’p=βp；βeffn=β’n/2=βn

即要求p管的溝道寬度比n管大1.25倍以上。7二、或非門：8(1)當(dāng)a，b=0，0時(shí)，上拉管的等效導(dǎo)電因子：βeffp=β’p/2(2)當(dāng)a，b=1，1時(shí)，下拉管的等效導(dǎo)電因子：βeffn=2β’n(3)當(dāng)a，b=1，0或0，1時(shí)，下拉管的等效導(dǎo)電因子：βeffn=β’n綜合以上情況，在最壞的工作情況下，即：（1）、（3），應(yīng)使：βeffp=β’p/2=βp；βeffn=β’n=βn

即：β’p=2β’n

所以W’p/W’n=2μn/μp≈22.5=5即要求p管的寬度要比n管寬度大5倍。9三、CMOS與或非門:10(1)a,b,c,d=0,0,0,0時(shí)：βeffp=β’p(2)a,b,c,d=1,1,1,1時(shí)：βeffn=β’n(3)a,b,c,d有一個(gè)為1時(shí)：βeffp=2β’p/3(4)a,b,c,d=1,1,0,0或a,b,c,d=0,0,1,1時(shí)：βeffn=β’n/2(5)a,b,c,d=0,1,0,1或1,0,1,0或0,1,1,0或1,0,0,1時(shí)：βeffp=β’p/2綜合以上情況，在最壞的工作情況下，即：（4）、（5），應(yīng)使：βeffp=β’p/2=βpβeffn=β’n/2=βn則：W’p/W’n=μn/μp≈2.511四、CMOS傳輸門（1）單管傳輸門一個(gè)MOS管可以作為一個(gè)開關(guān)使用，電路中Cl是其負(fù)載電容。當(dāng)Vg=0時(shí)，T截止，相當(dāng)于開關(guān)斷開。當(dāng)Vg=1時(shí)，T導(dǎo)通，相當(dāng)于開關(guān)合上。12Vi〈Vg-Vt時(shí)：輸入端處于開啟狀態(tài)，設(shè)初始時(shí)Vo=0，則Vi剛加上時(shí)，輸出端也處于開啟狀態(tài)，MOS管導(dǎo)通，溝道電流對(duì)負(fù)載電容Cl充電，至Vo=Vi。Vi≥Vg-Vt時(shí)：輸入溝道被夾斷，設(shè)初時(shí)Vo〈Vg-Vt，則Vi剛加上時(shí)，輸出端導(dǎo)通，溝道電流對(duì)Cl充電，隨著Vo的上升，溝道電流逐漸減小，當(dāng)Vo=Vg-Vt時(shí)，輸出端也夾斷，MOS管截止，Vo保持Vg-Vt不變。綜上所述：Vi<Vg-Vt時(shí)，MOS管無損地傳輸信號(hào)Vi≥Vg-Vt時(shí)，Vo=Vg-Vt信號(hào)傳輸有損失，為不使Vo有損失需增大Vg。13（2）CMOS傳輸門

為了解決NMOS管在傳輸時(shí)的信號(hào)損失，通常采用CMOS傳輸門作為開關(guān)使用。它是由一個(gè)N管和一個(gè)P管構(gòu)成。工作時(shí)，NMOS管的襯底接地，PMOS管的襯底接電源，且NMOS管柵壓Vgn與PMOS管的柵壓Vgp極性相反。ViVoVdd14Vgp=1，Vgn=0時(shí)：雙管截止，相當(dāng)于開關(guān)斷開；Vgp=0，vgn=1時(shí)：雙管有下列三種工作狀態(tài)：Vi<Vgn+VtnN管導(dǎo)通，

Vi<Vgp+|Vtp|P管截止

Vi通過n管對(duì)Cl充電至：Vo=ViVi>Vgn+VtnN管截止，Vi>Vgp+|Vtp|P管導(dǎo)通

Vi通過P管對(duì)Cl充電至：Vo=Vi通過上述分析，CMOS傳輸門是較理想的開關(guān)，它可將信號(hào)無損地傳輸?shù)捷敵龆恕?5傳輸門特性16五、異或門與同或門（1）異或門：17簡(jiǎn)化的電路：T1，T2組成一個(gè)標(biāo)準(zhǔn)反相器，T3，T4組成CMOS傳輸門，T5，T6是一個(gè)特殊的CMOS反相器。18（a）當(dāng)B=1時(shí)，傳輸門斷開，特殊反相器工作：（b）當(dāng)B=0時(shí)，特殊反相器不工作，傳輸門把A送到X：X=AABX所以：11001110100019（2）同或門：20

T6、T7總是導(dǎo)通的：ABX001100010111A,B=0,0時(shí)：T1,T2,T3,T4關(guān)，T5通，Vdd通過T7充電，X=1；A,B=1,0時(shí)：T1,T3關(guān)，T2,T5通，T5通，T7,T5,T4形成通路，X=0；A,B=0,1時(shí)：T1,T3通，T2,T4關(guān)，T5通，T7,T5,T3形成通路，X=0；A,B=1,1時(shí)：T1,T2,T3,T4通，T5關(guān)，Vdd通過T7充電，X=1。214.3可編程邏輯陣列

PLA（TheProgrammableLogicArray）采用可編程陣列來實(shí)現(xiàn)組合邏輯功能往往是經(jīng)濟(jì)的。因?yàn)橐粋€(gè)PLA結(jié)構(gòu)中，只包含實(shí)現(xiàn)指定邏輯功能所需的最小項(xiàng)，不包含所有可能的最小項(xiàng)。因此，比用ROM來實(shí)現(xiàn)同一功能緊湊得多。

PLA設(shè)計(jì)方法：（1）把功能表轉(zhuǎn)化成表達(dá)式，并把原表達(dá)式中的最小項(xiàng)歸并簡(jiǎn)化。22功能表ABCZ1Z2Z3Z4000100010110001101011111010101010101110100001100001010002324（2）對(duì)上式各乘積項(xiàng)進(jìn)行編號(hào)，形成“與”陣列。25（3）改寫輸出表達(dá)式，形成“或”陣列26（4）畫電路圖

27

（5）設(shè)計(jì)版圖

28

第四節(jié)觸發(fā)器（Flip—Flop）觸發(fā)器用于寄存信息，它分為以下三大類：（1）靜態(tài)觸發(fā)器：信息寄存是依靠具有反相功能的門電路的直流交叉偶合來實(shí)現(xiàn)。當(dāng)時(shí)鐘禁止時(shí)，觸發(fā)器的輸出電平保持不變。（2）動(dòng)態(tài)觸發(fā)器：信息寄存是利用柵電容的電荷存儲(chǔ)來實(shí)現(xiàn)。當(dāng)時(shí)鐘禁止時(shí)，觸發(fā)器輸出邏輯狀態(tài)將被破壞。（3）準(zhǔn)靜態(tài)觸發(fā)器：信息寄存主要依靠靜態(tài)觸發(fā)器中的直流交叉偶合來實(shí)現(xiàn)，但有少部分時(shí)間用了動(dòng)態(tài)電路中柵電容的電荷存儲(chǔ)效應(yīng)來實(shí)現(xiàn)信息保持。29（1）靜態(tài)觸發(fā)器30（2）動(dòng)態(tài)觸發(fā)器：3132（3）準(zhǔn)靜態(tài)觸發(fā)器：33第五節(jié)存儲(chǔ)器（Memory）

存儲(chǔ)器是用來存儲(chǔ)信息的，它分為以下兩大類：（1）只讀存儲(chǔ)器ROM：使用時(shí)只能讀出信息。掩膜MROM：制造時(shí)寫入信息。可編程PROM：使用前用戶寫入信息，寫入后不能改寫?？刹脸鼸PROM，EEPROM：使用前用戶寫入信息，寫入后能改寫。34（2）讀寫存儲(chǔ)器RAM：使用時(shí)可讀寫信息。動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM：用管子少，面積小，功耗低。信號(hào)需要再生。靜態(tài)隨機(jī)存儲(chǔ)器SRAM：信號(hào)不需要再生，抗干擾能力強(qiáng)。用管子多，面積大，功耗大。35（一）動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM最簡(jiǎn)單的DRAM存儲(chǔ)單元是單管單元，它由一個(gè)晶體管與一個(gè)和源極相連的電容構(gòu)成。單元寫入過程：字線為高，數(shù)據(jù)線為低：寫“1”數(shù)據(jù)線為高：寫“0”單元讀出過程：字線為高，數(shù)據(jù)線預(yù)沖電至高，Cs上有電荷：讀出“1”Cs上無電荷：讀出“0”36特點(diǎn)：（1）位線的寄生電容CD較大：Cs/CD大約1/10。根據(jù)電荷守恒原理：VD是很小的，數(shù)據(jù)線上讀出要用靈敏放大器。（2）讀出是破壞性的，讀出后要對(duì)單元進(jìn)行再生。（3）線路簡(jiǎn)單，單元占面積小，速度快。37單元結(jié)構(gòu)38（二）靜態(tài)隨機(jī)存儲(chǔ)器SRAM39T1~T4交叉耦合靜態(tài)觸發(fā)器：存儲(chǔ)信息T5~T6把觸發(fā)器與字線、位線連接起來字線不選中：T5、T6截止，存儲(chǔ)單元處于保持狀態(tài)。字線選中：

T5、T6導(dǎo)通，如位線選中單元，T7、T8導(dǎo)通，單元狀態(tài)經(jīng)過T7、T8傳至讀出放大器或?qū)懭胄畔⒔?jīng)過T7、T8、T5、T6進(jìn)入靜態(tài)觸發(fā)器。40單元結(jié)構(gòu)41（三）掩膜只讀存儲(chǔ)器MROM全固定式ROM，把信息預(yù)先放到生產(chǎn)過程中所使用的掩膜版中。這種存儲(chǔ)器的寫入準(zhǔn)確性和穩(wěn)定性都很高，適合與