五、嵌入式硬件平臺設計

提綱13245硬件系統(tǒng)的調(diào)試67第五講嵌入式硬件平臺設計嵌入式系統(tǒng)體系結構設計S3C44B0X概述印刷電路板的設計系統(tǒng)的硬件選型及電路設計1嵌入式系統(tǒng)的軟硬件框架嵌入式系統(tǒng)體系結構設計嵌入式微處理器SDRAMROMI/OA/DD/A人機交互接口通用接口實時操作系統(tǒng)(RTOS)圖形用戶接口BSP/HAL板極支持包/硬件抽象層文件系統(tǒng)應用程序嵌入式系統(tǒng)硬件層OS層驅(qū)動層應用層軟件硬件串口、并口、USB、以太網(wǎng)等LED、LCD、觸摸屏、鼠標、鍵盤等Linux、uCLinux、uC/OS-II等2嵌入式系統(tǒng)的開發(fā)步驟嵌入式系統(tǒng)體系結構設計3嵌入式系統(tǒng)的開發(fā)步驟系統(tǒng)需求分析：確定設計任務和目標，并提煉出設計規(guī)格說明書，作為正式設計指導和驗收的標準。系統(tǒng)的需求一般分功能性需求和非功能性需求兩方面。功能性需求是系統(tǒng)的基本功能，如輸入輸出信號、操作方式等；非功能需求包括系統(tǒng)性能、成本、功耗、體積、重量等因素。嵌入式系統(tǒng)體系結構設計體系結構設計：描述系統(tǒng)如何實現(xiàn)所述的功能和非功能需求，包括對硬件、軟件和執(zhí)行裝置的功能劃分以及系統(tǒng)的軟件、硬件選型等。一個好的體系結構是設計成功與否的關鍵。4嵌入式系統(tǒng)的開發(fā)步驟嵌入式系統(tǒng)體系結構設計硬件/軟件協(xié)同設計：基于體系結構，對系統(tǒng)的軟件、硬件進行詳細設計。為了縮短產(chǎn)品開發(fā)周期，設計往往是并行的。系統(tǒng)集成：把系統(tǒng)的軟件、硬件和執(zhí)行裝置集成在一起，進行調(diào)試，發(fā)現(xiàn)并改進單元設計過程中的錯誤。系統(tǒng)測試：對設計好的系統(tǒng)進行測試，看其是否滿足規(guī)格說明書中給定的功能要求。5某JX44B0系統(tǒng)的硬件組成嵌入式系統(tǒng)體系結構設計本講將以某公司生產(chǎn)的JX44B0教學系統(tǒng)為原型，詳細分析系統(tǒng)的硬件設計步驟、實現(xiàn)細節(jié)以及調(diào)試技巧等。6提綱13245硬件系統(tǒng)的調(diào)試67第五講章嵌入式硬件平臺設計嵌入式系統(tǒng)體系結構設計S3C44B0X概述印刷電路板的設計系統(tǒng)的硬件選型及電路設計7S3C44B0X內(nèi)部結構圖S3C44B0X概述8S3C44B0X片上資源S3C44B0X概述ARM7TDMI核、工作頻率66MHz；8KBCache，外部存儲器控制器；LCD控制器；4個DMA通道；2通道UART、1個多主I2C總線控制器、1個IIS總線控制器；5通道PWM定時器及一個內(nèi)部定時器；71個通用I/O口；8個外部中斷源；8通道10位ADC；實時時鐘（RTC）等。9S3C44B0X特性S3C44B0X概述內(nèi)核:2.5V，

I/O:3.0V到3.6V最高為66MHz160LQFP/160FBGA10S3C44B0X存儲系統(tǒng)的特征支持數(shù)據(jù)存儲的大/小端選擇(通過外部引腳和程序進行選擇)地址空間：具有8個存儲體，每個存儲體可達32Mb，總共可達256MB。對所有存儲體的訪問大小均可進行改變（8位／16位／32位）8個存儲體中，Bank0－Bank5可支持ROM、SRAM；Bank6、Bank7可支持ROM、SRAM和FP／EDO／SDRAM等。S3C44B0X概述11S3C44B0X的引腳分布圖S3C44B0X概述12S3C44B0X的引腳信號描述－總線控制信號S3C44B0X概述13S3C44B0X的引腳信號描述－DRAM/SDRAM/SRAMS3C44B0X概述輸入14S3C44B0X的引腳信號描述－LCD控制信號S3C44B0X概述15S3C44B0X的引腳信號描述－TIMER/PWM控制信號S3C44B0X概述16S3C44B0X的引腳信號描述－中斷控制信號S3C44B0X概述17S3C44B0X的引腳信號描述－DMA控制信號S3C44B0X概述18S3C44B0X的引腳信號描述－UART控制信號S3C44B0X概述19S3C44B0X的引腳信號描述－IIC-BUS控制信號S3C44B0X概述20S3C44B0X的引腳信號描述－IIS-BUS控制信號S3C44B0X概述21S3C44B0X的引腳信號描述－SIO控制信號S3C44B0X概述22S3C44B0X的引腳信號描述－ADCS3C44B0X概述23S3C44B0X的引腳信號描述－GPIOS3C44B0X概述24S3C44B0X的引腳信號描述－復位和時鐘信號S3C44B0X概述25S3C44B0X的引腳信號描述－JTAG測試邏輯S3C44B0X概述26S3C44B0X的引腳信號描述－電源S3C44B0X概述27S3C44B0X的存儲器映射S3C44B0X概述SROM為ROM或SRAM特殊功能寄存器28提綱13245硬件系統(tǒng)的調(diào)試67第五講章嵌入式硬件平臺設計嵌入式系統(tǒng)體系結構設計S3C44B0X概述印刷電路板的設計系統(tǒng)的硬件選型及電路設計29S3C44B0X芯片及引腳分析系統(tǒng)的硬件選型及電路設計S3C44B0X共有160只引腳，采用QFP封裝具有大量的電源和接地引腳，以及地址總線、數(shù)據(jù)總線和通用I/O口，以及其他的專用模塊如UART、IIC等接口在硬件系統(tǒng)的設計中，應當注意芯片引腳的類型，S3C44B0X的引腳主要分為三類，即：輸入（I）、輸出（O）、輸入/輸出（I/O）輸出類型的引腳主要用于S3C44B0X對外設的控制或通信，由S3C44B0X主動發(fā)出，這些引腳的連接不會對S3C44B0X自身的運行有太大的影響輸入/輸出類型的引腳主要是S3C44B0X與外設的雙向數(shù)據(jù)傳輸通道30電源電路設計－DC-DC轉換芯片系統(tǒng)的硬件選型及電路設計有很多DC-DC轉換器可完成到3.3V的轉換，如LinearTechnology的LT108X系列。常見的型號和對應的電流輸出如下：

LT1083 7.5A LT1084 5A LT1085 3A LT1086 1.5A有很多DC-DC轉換器可完成到2.5V的轉換，常用的如LinearTechnology的LT1761。31電源電路設計－3.3V系統(tǒng)的硬件選型及電路設計需要使用3.3V的直流穩(wěn)壓電源，系統(tǒng)電源電路如下圖所示：DC7.5V2A直流電源整流、定向撥動開關DC-DC轉換芯片LT1086濾波電路32電源電路設計－2.5V系統(tǒng)的硬件選型及電路設計需要使用2.5V的直流穩(wěn)壓電源，系統(tǒng)電源電路如下圖所示：濾波電路DC3.3V33晶振電路設計系統(tǒng)的硬件選型及電路設計晶振電路用于向CPU及其他電路提供工作時鐘。在該系統(tǒng)中，S3C44B0X使用無源晶振，晶振的接法如下圖所示：系統(tǒng)時鐘PLL的濾波電容(700pF左右)系統(tǒng)時鐘晶體電路的輸入信號系統(tǒng)時鐘晶體電路的輸出信號34晶振電路設計系統(tǒng)的硬件選型及電路設計根據(jù)S3C44B0X的最高工作頻率以及PLL電路的工作方式，選擇10MHz的無源晶振，10MHz的晶振頻率經(jīng)過S3C44B0X片內(nèi)的PLL電路倍頻后，最高可以達到66MHz。片內(nèi)的PLL電路兼有倍頻和信號提純的功能，因此，系統(tǒng)可以以較低的外部時鐘信號獲得較高的工作頻率，以降低因高速開關時鐘所造成的高頻噪聲。35復位電路設計系統(tǒng)的硬件選型及電路設計采用IMP706看門狗芯片低電平復位JP2短接后，必須定時（<1.6S）喂狗，否則將引起系統(tǒng)復位在規(guī)定時間內(nèi)沒有喂狗，將輸出低電平復位及看門狗功能是否有效，如果短接則有效復位按鍵，JP2短接時才有效36JTAG接口電路設計－接口簡介系統(tǒng)的硬件選型及電路設計JTAG(JointTestActionGroup，聯(lián)合測試行動小組)是一種國際標準測試協(xié)議，主要用于芯片內(nèi)部測試及對系統(tǒng)進行仿真、調(diào)試。JTAG技術是一種嵌入式調(diào)試技術，它在芯片內(nèi)部封裝了專門的測試電路TAP（TestAccessPort，測試訪問口），通過專用的JTAG測試工具對內(nèi)部節(jié)點進行測試。目前大多數(shù)比較復雜的器件都支持JTAG協(xié)議，如ARM、DSP、FPGA器件等。標準的JTAG接口是4線：TMS、TCK、TDI、TDO，分別為測試模式選擇、測試時鐘、測試數(shù)據(jù)輸入和測試數(shù)據(jù)輸出。JTAG測試允許多個器件通過JTAG接口串聯(lián)在一起，形成一個JTAG鏈，能實現(xiàn)對各個器件分別測試。JTAG接口還常用于實現(xiàn)ISP（In-SystemProgrammable在系統(tǒng)編程）功能，如對FLASH器件進行編程等。通過JTAG接口，可對芯片內(nèi)部的所有部件進行訪問，因而是開發(fā)調(diào)試嵌入式系統(tǒng)的一種簡潔高效的手段。目前JTAG接口的連接有兩種標準，即14針接口和20針接口。37JTAG接口電路設計－14針接口及定義系統(tǒng)的硬件選型及電路設計38JTAG接口電路設計－20針接口及定義系統(tǒng)的硬件選型及電路設計39JTAG接口電路設計－接口電路系統(tǒng)的硬件選型及電路設計必須接上拉14針接口40S3C44B0X最小系統(tǒng)系統(tǒng)的硬件選型及電路設計S3C44B0X+電源電路+晶振電路+復位電路+JTAG接口電路可構成真正意義上的最小系統(tǒng)程序可運行于S3C44B0X內(nèi)部的8KBRAM中程序大小有限，掉電后無法保存，只能通過JTAG接口調(diào)試程序41SDRAM接口電路設計－SDRAM簡介系統(tǒng)的硬件選型及電路設計與Flash存儲器相比，SDRAM沒有掉電保持數(shù)據(jù)的特性，但其存取速度大大高于Flash存儲器，且具有讀/寫的屬性，因此，SDRAM在系統(tǒng)中主要用作程序的運行空間，數(shù)據(jù)及堆棧區(qū)。當系統(tǒng)啟動時，CPU首先從復位地址0x0處讀取啟動代碼，在完成系統(tǒng)的初始化后，程序代碼一般應調(diào)入SDRAM中運行，以提高系統(tǒng)的運行速度，同時，系統(tǒng)及用戶堆棧、運行數(shù)據(jù)也都放在SDRAM中。SDRAM具有單位空間存儲容量大和價格便宜的優(yōu)點，已廣泛應用在各種嵌入式系統(tǒng)中。SDRAM的存儲單元可以理解為一個電容，總是傾向于放電，為避免數(shù)據(jù)丟失，必須定時刷新（充電）。因此，要在系統(tǒng)中使用SDRAM，就要求微處理器具有刷新控制邏輯，或在系統(tǒng)中另外加入刷新控制邏輯電路。S3C44B0X在片內(nèi)具有獨立的SDRAM刷新控制邏輯，可方便地與SDRAM接口。42SDRAM接口電路設計－SDRAM選型系統(tǒng)的硬件選型及電路設計目前常用的SDRAM為8位/16位的數(shù)據(jù)寬度，工作電壓一般為3.3V。主要的生產(chǎn)廠商為HYUNDAI、Winbond等。他們生產(chǎn)的同型器件一般具有相同的電氣特性和封裝形式，可通用。本系統(tǒng)中使用Winbond的W986416DH。W986416DH存儲容量為4組×16M位（8M字節(jié)），工作電壓為3.3V，常見封裝為54腳TSOP，兼容LVTTL接口，支持自動刷新（Auto-Refresh）和自刷新（Self-Refresh），16位數(shù)據(jù)寬度。43SDRAM接口電路設計－W986416DH引腳分布系統(tǒng)的硬件選型及電路設計44SDRAM接口電路設計－W986416DH引腳信號描述系統(tǒng)的硬件選型及電路設計45SDRAM接口電路設計－SDRAM接口電路系統(tǒng)的硬件選型及電路設計46SDRAM接口電路設計－電路說明系統(tǒng)的硬件選型及電路設計一片W986416DH構建16位的SDRAM存儲器系統(tǒng),將其配置到Bank6，即將S3C44B0X的nGCS6接至兩片W986416DH的/CS端。此時SDRAM地址為0x0c000000-0x0c7fffff。W986416DH的CLK端接S3C44B0X的SCLK端；W986416DH的CKE端接S3C44B0X的SCKE端；W986416DH的/RAS、/CAS、/WE端分別接S3C44B0X的nSDRAS端、nSDCAS端、nSDWE端；W986416DH的A12～A0接S3C44B0X的地址總線ADDR<13>～ADDR<1>；W986416DH的BA1、BA0接S3C44B0X的地址總線ADDR<22>、ADDR<21>；W986416DH的數(shù)據(jù)總線接S3C44B0X的數(shù)據(jù)總線的低16位XDATA<15>～XDATA<0>；47FLASH接口電路設計－FLASH簡介系統(tǒng)的硬件選型及電路設計Flash存儲器是一種可在系統(tǒng)（In-System）進行電擦寫，掉電后信息不丟失的存儲器。它具有低功耗、大容量、擦寫速度快、可整片或分扇區(qū)在系統(tǒng)編程（燒寫）、擦除等特點，并且可由內(nèi)部嵌入的算法完成對芯片的操作，因而在各種嵌入式系統(tǒng)中得到了廣泛的應用。作為一種非易失性存儲器，F(xiàn)lash在系統(tǒng)中通常用于存放程序代碼、常量表以及一些在系統(tǒng)掉電后需要保存的用戶數(shù)據(jù)等。48FLASH接口電路設計－FLASH選型系統(tǒng)的硬件選型及電路設計常用的Flash為8位或16位的數(shù)據(jù)寬度，編程電壓為單3.3V。主要的生產(chǎn)廠商為INTEL、ATMEL、AMD、HYUNDAI等。本系統(tǒng)中使用INTEL的TE28F320B。TE28F320B存儲容量為32M位（4M字節(jié)），工作電壓為2.7V～3.6V，采用48腳TSOP封裝或48腳FBGA封裝，16位數(shù)據(jù)寬度。TE28F320B僅需單3V電壓即可完成在系統(tǒng)的編程與擦除操作，通過對其內(nèi)部的命令寄存器寫入標準的命令序列，可對Flash進行編程（燒寫）、整片擦除、按扇區(qū)擦除以及其他操作。49FLASH接口電路設計－TE28F320B引腳分布系統(tǒng)的硬件選型及電路設計50FLASH接口電路設計－TE28F320B引腳信號描述系統(tǒng)的硬件選型及電路設計51FLASH接口電路設計－FLASH接口電路系統(tǒng)的硬件選型及電路設計52FLASH接口電路設計－電路說明系統(tǒng)的硬件選型及電路設計地址總線[A21～A1]與S3C44B0的地址總線[ADDR20～ADDR0]相連；16位數(shù)據(jù)總線[DQ15~DQ0]與S3C44B0的低16位數(shù)據(jù)總線[XDATA15~XDATA0]相連。注意此時應將S3C44B0X的OM[1:0]置為‘01’，選擇Bank0為16位工作方式。一片TE28F320B構建16位的FLASH存儲器系統(tǒng)，將其配置到Bank0，即將S3C44B0X的nGCS0接至兩片TE28F320B的CE端。此時FLASH地址為0x00000000-0x004fffff。53關于BOOTROMBank0：系統(tǒng)的啟動ROM（FlashRom）。在系統(tǒng)復位的時候，處理器的PC（程序計數(shù)器）指針指向0x0地址。在Bank0的起始地址的程序，就是系統(tǒng)的初始化程序。此程序的主要任務是：1、管理處理器的中斷服務程序處理器的中斷是從0x0地址開始，引導ROM負責把這一部分的中斷映射到另一個區(qū)域，以便系統(tǒng)處理。具體的做法，可以參考44binit.s里面的代碼。（這部分代碼是三星主頁可以提供，它把系統(tǒng)的中斷，映射到了不同的指針所指向的地址空間（主要就是系統(tǒng)RAM的空間）。系統(tǒng)的硬件選型及電路設計542、初始化硬件平臺，配置其他的BankS3C44B0X的Bank0是通過外部的一個管腳提供的上拉、下拉電阻來配置的。主要包括：數(shù)據(jù)位數(shù)（8位、16位、32位），數(shù)據(jù)格式（大端、小端）。而其他的Bank的配置，以及讀寫周期等信息是靠Bank0內(nèi)部的代碼配置相應的寄存器來實現(xiàn)的。同時，系統(tǒng)的引導Rom也負責配置系統(tǒng)的其他的一些寄存器，比如，系統(tǒng)的PLL（鎖頻環(huán)）配置，系統(tǒng)的IO口等一些端口功能的配置等等。系統(tǒng)的硬件選型及電路設計553、系統(tǒng)自動檢測引導Rom負責檢測系統(tǒng)的啟動所必須的外設是否正常。主要是系統(tǒng)的SDRAM的檢測。4、系統(tǒng)的軟件設置，更新系統(tǒng)（system.bin）用戶可以在系統(tǒng)啟動的時候，按任意鍵，進入系統(tǒng)的軟件設置狀態(tài)。通過引導Rom設置或者查看系統(tǒng)的一些軟件信息。包括：通過開啟USB端口；更新系統(tǒng)文件system.bin；LCD顯示測試；演示程序的裝載測試；鍵盤測試；觸摸屏的坐標校準；觸摸屏測試；以太網(wǎng)地址的設置等。系統(tǒng)的硬件選型及電路設計56I/O子系統(tǒng)的層次模型系統(tǒng)的硬件選型及電路設計I/O子系統(tǒng)：I/O設備、相關的設備驅(qū)動程序和I/O子系統(tǒng)組成嵌入式I/O子系統(tǒng)。I/O子系統(tǒng)的目標是對RTOS和應用程序員隱藏設備特定的信息，并且對系統(tǒng)的外圍I/O設備提供一個統(tǒng)一的訪問方法。57從不同角度看I/O系統(tǒng)從系統(tǒng)軟件開發(fā)者角度看，I/O操作意味著與設備的通信、對設備編程初始化和請示執(zhí)行設備與系統(tǒng)之間的實際數(shù)據(jù)傳輸以及操作完成后通知請求者。系統(tǒng)軟件工程師必須理解設備的物理特性，如寄存器的定義和設備的訪問方法。從RTOS的角度看，I/O操作意味著對I/O請求定位正確的設備，對設備定位正確的設備驅(qū)動程序，并解決對設備驅(qū)動程序的請求。有時要求RTOS保證對設備的同步訪問。RTOS必須進行抽象，對應用程序員隱含設備的特性。從應用程序員角度看，目標是找到一個簡單、統(tǒng)一和精練的方法與系統(tǒng)中出現(xiàn)的所有類型的設備。系統(tǒng)的硬件選型及電路設計58系統(tǒng)的硬件選型及電路設計I/O接口的編址方式——端口映射

1）I/O接口獨立編址——端口映射方式這種編址方式是將存儲器地址空間和I/O接口地址空間分開設置，互不影響。設有專門的輸入指令（IN）和輸出指令（OUT）來完成I/O操作。主要優(yōu)點：內(nèi)存地址空間與I/O接口地址空間分開，互不影響，譯碼電路較簡單，并設有專門的I/O指令，所以編程序易于區(qū)分，且執(zhí)行時間短，快速性好。缺點：只用I/O指令訪問I/O端口，功能有限且要采用專用I/O周期和專用I/O控制線，使微處理器復雜化。59I/O接口的編址方式——內(nèi)存映射

1）2）I/O接口與存儲器統(tǒng)一編址方式——內(nèi)存映射這種編址方式不區(qū)分存儲器地址空間和I/O接口地址空間，把所有的I/O接口的端口都當作是存儲器的一個單元對待，每個接口芯片都安排一個或幾個與存儲器統(tǒng)一編號的地址號。也不設專門的輸入/輸出指令，所有傳送和訪問存儲器的指令都可用來對I/O接口操作。主要優(yōu)點：訪問內(nèi)存的指令都可用于I/O操作，數(shù)據(jù)處理功能強；同時I/O接口可與存儲器部分共用譯碼和控制電路。缺點：一是I/O接口要占用存儲器地址空間的一部分；二是因不用專門的I/O指令，程序中較難區(qū)分I/O操作。

系統(tǒng)的硬件選型及電路設計60DMAI/ODMAI/ODMA允許設備直接訪問內(nèi)存而不用包含處理器，在數(shù)據(jù)傳輸操作開始之前，處理器設置DMA控制器，在數(shù)據(jù)傳輸期間，讀寫操作均不通過處理器。DMA傳輸速度取決于I/O設備的傳輸速度、內(nèi)存設備的速度和DMA控制器的速度。通過指定源地址、目的內(nèi)存地址和傳輸?shù)紻MA控制器長度，處理器建立傳輸操作。系統(tǒng)的硬件選型及電路設計61系統(tǒng)的硬件選型及電路設計I/O接口設計

I/O接口電路也簡稱接口電路。它是主機和外圍設備之間交換信息的連接部件（電路）。它在主機和外圍設備之間的信息交換中起著橋梁和紐帶作用。設置接口電路的必要性：a)解決CPU和外圍設備之間的時序配合和通信聯(lián)絡問題。b)解決CPU和外圍設備之間的數(shù)據(jù)格式轉換和匹配問題。c)解決CPU的負載能力和外圍設備端口選擇問題。62系統(tǒng)的硬件選型及電路設計S3C44B0X的I/O接口-GPIOARM系統(tǒng)完成I/O功能的標準方法是使用存儲器映射I/O。這種方法使用特定的存儲器地址。當從這些地址加載或向這些地址存儲時，它們提供I/O功能。典型情況下，從存儲器映射I/O地址加載用于輸入，而向存儲器映射I/O地址存儲用于輸出。S3C44B0X有71個多功能輸入\輸出管腳，構成了7組I/O接口：兩個9位的輸入/輸出接口（E和F）兩個8位的輸入/輸出接口（D和G）一個16位的輸入/輸出接口（C）一個10位的輸出接口（A）一個11位的輸出接口（B）63S3C44B0X擴展系統(tǒng)系統(tǒng)的硬件選型及電路設計S3C44B0X最小系統(tǒng)+SDRAM+FLASH電路可構成一個完全的嵌入式系統(tǒng)可運行于SDRAM中的程序，也可以運行FLASH中的程序程序大小可以很大，如果將程序保存到FLASH中，掉電后不會丟失，因此，既可以通過JTAG接口調(diào)試程序，也可以將程序燒寫到FLASH，然后運行FLASH中的程序在此基礎上加入必要的接口及其他電路，就構成了具體的S3C44B0X應用系統(tǒng)64串口接口電路設計－串口簡介系統(tǒng)的硬件選型及電路設計幾乎所有的微控制器、PC都提供串行接口，使用電子工業(yè)協(xié)會（EIA）推薦的RS-232-C標準，這是一種很常用的串行數(shù)據(jù)傳輸總線標準。早期它被應用于計算機和終端通過電話線和MODEM進行遠距離的數(shù)據(jù)傳輸，隨著微型計算機和微控制器的發(fā)展，不僅遠距離，近距離也采用該通信方式。在近距離通信系統(tǒng)中，不再使用電話線和MODEM，而直接進行端到端的連接。RS-232-C標準采用的接口是9芯或25芯的D型插頭，以常用的9芯D型插頭為例，各引腳定義如下所示：65串口接口電路設計－串口芯片選型系統(tǒng)的硬件選型及電路設計要完成最基本的串行通信功能，實際上只需要RXD、TXD和GND即可，但由于RS-232-C標準所定義的高、低電平信號與S3C44B0X系統(tǒng)的TTL電路所定義的高、低電平信號完全不同。TTL的標準邏輯“1”對應2V～3.3V電平，標準邏輯“0”對應0V～0.4V電平，而RS-232-C標準采用負邏輯方式，標準邏輯“1”對應-5V～-15V電平，標準邏輯“0”對應+5V～+15V電平，顯然，兩者間要進行通信必須經(jīng)過信號電平的轉換。目前常使用的電平轉換電路為Sipex公司的SP3232E。66串口接口電路設計－SP3232E引腳分布系統(tǒng)的硬件選型及電路設計67串口接口電路設計－串口接口電路系統(tǒng)的硬件選型及電路設計RS232電平TTL電平68IIC接口電路設計－IIC簡介系統(tǒng)的硬件選型及電路設計IIC總線是一種用于IC器件之間連接的二線制總線。它通過SDA（串行數(shù)據(jù)線）及SCL（串行時鐘線）兩線在連接到總線上的器件之間傳送信息，并根據(jù)地址識別每個器件：不管是微控制器、存儲器、LCD驅(qū)動器還是鍵盤接口。帶有IIC總線接口的器件可十分方便地用來將一個或多個微控制器及外圍器件構成系統(tǒng)。盡管這種總線結構沒有并行總線那樣大的吞吐能力，但由于連接線和連接引腳少，因此其構成的系統(tǒng)價格低，器件間總線簡單，結構緊湊，而且在總線上增加器件不影響系統(tǒng)的正常工作，系統(tǒng)修改和可擴展性好。即使有不同時鐘速度的器件連接到總線上，也能很方便地確定總線的時鐘，因此在嵌入式系統(tǒng)中得到了廣泛的應用。S3C44B0X內(nèi)含一個IIC總線主控器，可方便地與各種帶有IIC接口的器件相連。在本實驗系統(tǒng)中，外擴一片KS24C08作為IIC存儲器。KS24C08提供1K字節(jié)的EEPROM存儲空間，可用于存放少量在系統(tǒng)掉電時需要保存的數(shù)據(jù)。69IIC接口電路設計－IIC接口電路系統(tǒng)的硬件選型及電路設計70提綱13245硬件系統(tǒng)的調(diào)試67第五講章嵌入式硬件平臺設計嵌入式系統(tǒng)體系結構設計S3C44B0X概述印刷電路板的設計系統(tǒng)的硬件選型及電路設計71電源質(zhì)量與分配印刷電路板的設計電源濾波為提高系統(tǒng)的電源質(zhì)量，消除低頻噪聲對系統(tǒng)的影響，一般應在電源進入印刷電路板的位置和靠近各器件的電源引腳處加上濾波器，以消除電源的噪聲，常用的方法是在這些位置加上幾十到幾百微法的電容。同時，在系統(tǒng)中除了要注意低頻噪聲的影響，還要注意元器件工作時產(chǎn)生的高頻噪聲，一般的方法是在器件的電源和地之間加上0.1