計(jì)算機(jī)組成原理復(fù)習(xí)三

第5章中央處理器

5.1CPU的基本功能和組成5.2

指令周期和時序信號發(fā)生器5.4微程序控制器

5.5并行處理技術(shù)5.6CPU舉例

內(nèi)容提要：

CPU是計(jì)算機(jī)硬件組成的核心部分。本章將詳細(xì)介紹CPU的功能及基本組成，指令周期，時序信號發(fā)生器，微程序控制器及其設(shè)計(jì)技術(shù)，并行處理技術(shù)和典型CPU的結(jié)構(gòu)等。5.1CPU的基本功能和組成

中央處理器CPU（CentralProcessingUnit）

計(jì)算機(jī)中用于解釋和執(zhí)行指令的部件（CU＋ALU）。

5.1.1CPU的基本功能5.1.2CPU的基本組成是計(jì)算機(jī)系統(tǒng)的核心,主要包括運(yùn)算器和控制器。微型計(jì)算機(jī)的CPU是由一塊超大規(guī)模集成電路組成,稱為微處理器(Microprocessor),而大、中、小型計(jì)算機(jī)的CPU則由多塊超大規(guī)模集成電路組成。5.1.1CPU的基本功能

1、指令控制—程序的順序控制保證機(jī)器按順序指向程序是CPU的首要任務(wù)，主要由PC及控制類指令的執(zhí)行等實(shí)現(xiàn)。順序?qū)ぶ?、跳躍尋址等

2、操作控制

依程序的順序從內(nèi)存取出指令，完成該指令功能需要的一系列操作控制信號，由控制器產(chǎn)生，完成操作。由執(zhí)行指令的一系列微操作信號進(jìn)行控制。3、時間控制—對各種操作實(shí)施時間上的控制執(zhí)行每條指令都需要一系列的微操作控制信號，有不同的時序，必須進(jìn)行嚴(yán)格的定時，主要由時序信號發(fā)生器等實(shí)現(xiàn)。4、數(shù)據(jù)加工—對數(shù)據(jù)實(shí)現(xiàn)算術(shù)和邏輯運(yùn)算等的處理。數(shù)字化的信息通過程序由CPU的運(yùn)算器加工處理成為需要的信息形式，這是利用CPU解題的主要目的。5.1.2CPU的基本組成PCARMBDR時序中斷機(jī)構(gòu)微操作信號發(fā)生器指令譯碼OPAPSW…ADDJMP…R0……Rn-2Rn-1移位器LALBGRSBALUAIR總線BUS圖5.1典型計(jì)算機(jī)主機(jī)框圖+1MOV內(nèi)存儲器控制器CU

運(yùn)算器ALUBALUA5.1.2CPU的基本組成1．運(yùn)算器ALU(ArithmeticandLogicUnit)計(jì)算機(jī)中用于實(shí)現(xiàn)數(shù)據(jù)加工處理、寄存等功能的部件。

（1）多功能算術(shù)邏輯運(yùn)算部件ALU實(shí)現(xiàn)多種算術(shù)/邏輯運(yùn)算。ALU并行處理的數(shù)據(jù)長度與字長有關(guān)。

（2）通用寄存器組GRS多通用寄存器是現(xiàn)代計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的特點(diǎn)之一。存放操作數(shù)或保存中間結(jié)果，其速度大大高于主存。其優(yōu)點(diǎn)主要是提高機(jī)器運(yùn)算速度。

（3）程序狀態(tài)字寄存器PSW記錄ALU執(zhí)行操作后的狀態(tài)標(biāo)志（如符號位S、溢出標(biāo)志位O、進(jìn)位借位C、0標(biāo)志位Z

等），作為條件轉(zhuǎn)移指令的“條件”使用。

ALU,輸入端的多路選擇器（MUX）,鎖存器LA、LB，程序狀態(tài)字PSW，ALU輸出端的移位器SHIFT5.1.2CPU的基本組成

1．運(yùn)算器ALU

（4）鎖存器LA和LB

鎖存來自GRS、PC或IR的偏移量等部件的數(shù)據(jù)，以便在ALU進(jìn)行加工。

（5）移位器Shift

用于實(shí)現(xiàn)移位指令的功能。右移1位指令，結(jié)果位原操作數(shù)除2，比除法運(yùn)算快很多。對字符的處理也方便很多。

（6）總線BUS

能為多個功能部件傳送信息的一組信號傳輸線。用于連接各功能部件。5.1.2CPU的基本組成

2.控制器CU(ControlUnit)指揮計(jì)算機(jī)各部件按指令要求進(jìn)行操作的部件。（1）控制器的主要功能①控制取出指令、解釋指令和執(zhí)行指令（提供下條指令地址）②中斷控制——對異常情況和外部請求的處理③信息傳送線的控制

存儲器與控制器之間的信息流動—指令流；

存儲器與運(yùn)算器之間的信息流動—數(shù)據(jù)流。5.1.2CPU的基本組成2.控制器CU（2）控制器的基本組成①

指令部件指令寄存器IR—寄存現(xiàn)行指令碼；程序計(jì)數(shù)器PC—指出要執(zhí)行的指令在內(nèi)存的地址；兩種工作方式：計(jì)數(shù)器方式（順序方式），PC自動遞增；接收方式，PC從總線接收轉(zhuǎn)移地址指令譯碼器ID—對IR中指令譯碼，解釋指令、產(chǎn)生相應(yīng)的控制信號。②

時序部件——產(chǎn)生非常穩(wěn)定的時序信號a.

脈沖源及啟停電路；b.

信號的產(chǎn)生及控制部件—周期節(jié)拍發(fā)生部件。5.1.2CPU的基本組成3．指令流和數(shù)據(jù)流

(2)

數(shù)據(jù)流

—在數(shù)據(jù)通路中流動的信息。主要有三類：①從內(nèi)存讀出數(shù)據(jù)，運(yùn)算結(jié)果送回內(nèi)存。A→AR，READ，DR→BUS→ALU（加工處理）→內(nèi)存②從寄存器讀出數(shù)據(jù)，運(yùn)算結(jié)果送回GRS或內(nèi)存。Ri→ALU→BUS→GRS或內(nèi)存。③從內(nèi)存讀出的內(nèi)容作為訪存地址。A→AR，READ，DR→BUS→AR。5.2指令周期和時序發(fā)生器5.2.1指令周期5.2.2時序發(fā)生器

5.2.3控制器基本控制方式5.2.1指令周期1．基本概念

（1）指令周期—取出并執(zhí)行一條指令所需的時間

通常指令周期的長短與指令的復(fù)雜程度有關(guān)。來自寄存器和內(nèi)存，周期不同

（2）CPU周期——機(jī)器周期

—將指令周期劃分為若干個相對獨(dú)立的操作階段

每階段稱為一個CPU周期或主狀態(tài)周期.指令的運(yùn)行過程可分為取指令、讀取操作數(shù)及執(zhí)行(包括寫結(jié)果)三個基本工作周期。

（3）節(jié)拍電位

—CPU周期包括若干個完成微操作的節(jié)拍電位

（4）節(jié)拍脈沖

與節(jié)拍電位相配合，完成數(shù)據(jù)加工與傳送。舉例

一個周期劃分成若干節(jié)拍，以控制不同操作控制步的順序執(zhí)行。為了產(chǎn)生操作控制信號并使某些操作能在一拍的時間內(nèi)配合工作，常在一拍之內(nèi)再設(shè)置一個或多個工作脈沖。例1某組合邏輯控制的計(jì)算機(jī)三級時序

典型機(jī)器三級的時序體制W0說明：IF－取指周期

W0，W1－節(jié)拍

m*－預(yù)置脈沖，清0mRC－外設(shè)工作脈沖

m－工作脈沖

IFmRCW1m*m取指周期FETCH包含兩個節(jié)拍電位W0，W1每個節(jié)拍電位包含三個脈沖m*，mRC，m優(yōu)點(diǎn)：CPU周期、節(jié)拍電位、節(jié)拍脈沖三級。時序信號的嚴(yán)格同步，準(zhǔn)確一致m脈沖前沿：對從電位前沿開始傳送并加工得到的數(shù)據(jù)進(jìn)行打入；后沿：用于節(jié)拍或同時包含CPU周期的轉(zhuǎn)換控制信號例2微程序控制的計(jì)算機(jī)二級時序節(jié)拍脈沖、節(jié)拍電位二級置μAR啟動CM微指令→MIR微指令執(zhí)行置執(zhí)行結(jié)果取微指令1執(zhí)行微指令1取微指令2執(zhí)行微指令2微周期1微周期2微指令串行執(zhí)行方式的時序圖5.2.1指令周期

2．指令周期舉例

（1）CLA指令的指令周期

CLA指令功能：將累加器AC清0。

取指令PC＋1指令譯碼執(zhí)行指令取下條指令PC＋1開始取指周期執(zhí)行周期圖5.5CLA指令的指令周期5.2.1指令周期

2．指令周期舉例

ADD30；功能：（AC）+（30）→AC

取指令PC＋1指令譯碼取出操作數(shù)取下一條指令開始取指周期取操作數(shù)周期圖5.8ADD指令的指令周期執(zhí)行加操作執(zhí)行周期（2）ADD指令的指令周期

①CPU周期信號發(fā)生器：產(chǎn)生CPU周期信號。

通常，機(jī)器運(yùn)行期間，任一時刻僅處于一個CPU周期狀態(tài)。

②節(jié)拍周期信號發(fā)生器：產(chǎn)生節(jié)拍電位T1?T4。

在定長CPU周期中，每個CPU周期含有相同的節(jié)拍電位數(shù)。在不定長CPU周期中，CPU周期含有不同的節(jié)拍電位數(shù)。特點(diǎn)：

時間利用率高,

控制較復(fù)雜。圖5.12組合邏輯控制器的時序關(guān)系CPU周期(取指)CPU周期(取數(shù))CPU周期(執(zhí)行)節(jié)拍電位T1節(jié)拍脈沖P1節(jié)拍電位T2節(jié)拍脈沖P2節(jié)拍電位T3節(jié)拍脈沖P3節(jié)拍電位T4節(jié)拍脈沖P4主頻clock③節(jié)拍脈沖信號發(fā)生器：產(chǎn)生節(jié)拍脈沖信號P1?P4

節(jié)拍電位和節(jié)拍脈沖時間關(guān)系固定。

時鐘脈沖源

為時序發(fā)生器提供頻率穩(wěn)定、電平匹配的方波時鐘脈沖信號。組成：由石英晶體振蕩器、與非門等組成。5.2.3控制器基本控制方式控制方式：形成控制不同操作序列的時序信號的方法。1．同步控制方式每一步操作均由統(tǒng)一的時序信號來控制的控制方式。指控制序列中每步的執(zhí)行，都由確定的具有基準(zhǔn)時標(biāo)的時序信號來控制。每個時序信號的結(jié)束就意味著所要求的操作已經(jīng)完成。

同步方式的時序信號通常由周期、節(jié)拍和脈沖組成。

特點(diǎn)：具有統(tǒng)一的時鐘信號。

（1）定長指令周期

每條指令含有相同的CPU周期數(shù)，每個CPU周期含有相同的節(jié)拍電位數(shù)。

特點(diǎn)：時序簡單，但時間利用率低。（2）不定長指令周期、定長CPU周期

按指令需要確定CPU周期，但每個CPU周期時間相同。

特點(diǎn)：時間利用率較高。

（3）變長CPU周期、定長節(jié)拍電位

指令周期和CPU周期不固定，但CPU周期含有的節(jié)拍電位按需確定。

特點(diǎn)：時間利用率高，但控制電路復(fù)雜。5.2.3控制器基本控制方式

2．異步控制方式（可變時序）

按實(shí)際需要確定每條指令，每個操作所需要的時間，稱為異步控制方式。做法：

由前一微操作執(zhí)行完畢時產(chǎn)生的“結(jié)束”信號作為下一微操作的“起始”信號。特點(diǎn)：時間利用率高，但控制結(jié)構(gòu)復(fù)雜，用器件多。不僅要區(qū)分不同指令所對應(yīng)的操作序列的長短，而且要區(qū)分其中每個操作的繁簡，按每條指令、每個操作的需要而占用時間的一種控制方式。5.2.3控制器基本控制方式

3．聯(lián)合控制方式

是同步和異步控制方式的結(jié)合。

將各種指令可公共起來的微操作安排在固定的周期、節(jié)拍中，對難以公共的微操作信號，則以執(zhí)行部件的“回答”信號作為本次操作的結(jié)束，部分統(tǒng)一，部分區(qū)別對待?，F(xiàn)代計(jì)算機(jī)大多采用同步控制方式或聯(lián)合控制方式。5.4微程序控制器

5.4.1微程序控制器的基本原理

5.4.2

微命令編碼

5.4.3微地址的形成方法

5.4.4指令的微程序舉例5.4.1微程序控制器的基本原理

根據(jù)每條指令執(zhí)行的階段性，將所需微操作信號以二進(jìn)制編碼形式存入存儲器，按序依次讀出執(zhí)行，即可實(shí)現(xiàn)指令的功能。微程序設(shè)計(jì)技術(shù)是利用軟件方法來設(shè)計(jì)硬件的一門技術(shù)。

1．基本概念

①微命令:

控制部件（如CU）通過控制線向執(zhí)行部件(如ALU、M、I/O等）發(fā)出的命令。

②微操作:執(zhí)行部件接受微命令后所進(jìn)行的操作。

（1）微命令和微操作5.4微程序控制器的基本原理

（2）微指令和微程序

①微指令:在一個CPU周期中，一組實(shí)現(xiàn)一定操作功能的微命令的組合。

微指令的基本格式：P字段下址字段操作控制順序控制圖5.20微指令的基本格式…………

操作控制字段用于產(chǎn)生微命令。

順序控制字段用于確定下一條微指令的地址。

1．基本概念5.4.1微程序控制器的基本原理

1．基本概念（2）微指令和微程序

②微程序:由若干微指令組成，用以實(shí)現(xiàn)指令功能的程序。微命令微指令微程序機(jī)器指令系統(tǒng)組合

組合

組合

機(jī)器指令

a．

微程序設(shè)計(jì)用類似程序設(shè)計(jì)的方法，組織和控制機(jī)器內(nèi)部信息的傳送和互相的聯(lián)系。b．

微程序設(shè)計(jì)任務(wù)設(shè)計(jì)微指令，編制微程序5.4.1微程序控制器的基本原理

1．基本概念（3）

微周期

執(zhí)行一條微指令和取出下一條微指令所用的時間。取第i條(a)串行執(zhí)行方式第i微指令周期執(zhí)行第i條取第i+1條執(zhí)行第i+1條第i+1微指令周期取第i條(b)并行執(zhí)行方式第i微指令周期執(zhí)行第i條取第i+2條執(zhí)行第i+2條第i+1微指令周期

執(zhí)行第i條取第i+1條執(zhí)行第i+1條第i+2微指令周期第i+3微指令周期圖5.21串行執(zhí)行方式和并行執(zhí)行方式的微周期5.5并行處理技術(shù)5.5.1指令流水線5.5.2并行性概念

5.5.1指令流水線1．指令流水線原理

（1）問題的提出

串行執(zhí)行方式存在部件利用率不高（有閑置時間）的問題。

CPU周期使用部件閑置部件取指令PC，MS，IR等ALU，GRS取數(shù)MSPC，ALU，GRS執(zhí)行ALU，GRSPC，MS（2）流水線工作原理

①指令周期三個主要過程：圖5.30

指令周期的三個過程段取數(shù)取指執(zhí)行②指令執(zhí)行過程的時空圖a．非流水線時空圖

I1I1I1I2I2I2I3I3I3I1I2I3空間S時間T執(zhí)行取數(shù)取指（a）非流水線時空圖b．標(biāo)量流水線時空圖I1I1I1I2I2I2I3I3I3I4I4I4I1I2I3空間S時間T執(zhí)行取數(shù)取指（b）標(biāo)量流水線時空圖I4圖5.31非流水線與流水線對比

c.

超標(biāo)量流水線時空圖I1I3I5I2I4I6I1I3I5I7I2I4I6I8I1I3I5I7I9I2I4I6I8I10I1I2I3I4I5I6執(zhí)行取數(shù)取指空間S時間T（C）超標(biāo)量流水線時空圖有兩條或兩條以上指令流水線小結(jié):

①非流水線指令的執(zhí)行是串行的；

②標(biāo)量流水線從滿載起，每經(jīng)1個周期做完一條指令；

③超標(biāo)量流水線，提高了吞吐量，但需二套（或二套以上）流水線的硬件及其他電路。

5.5.1指令流水線

2．流水線中的主要問題及解決方法

（1）資源相關(guān)

在同一機(jī)器時鐘周期內(nèi)爭用同一個功能部件所發(fā)生的沖突。

時鐘指令12345I1取指譯碼取數(shù)執(zhí)行I2取指譯碼取數(shù)執(zhí)行I3取指譯碼取數(shù)在時鐘3發(fā)生爭用內(nèi)存的問題—資源相關(guān)。

解決方法：

①增設(shè)一個存儲器，將指令和數(shù)據(jù)分開存放；

②將取指操作推遲一個時鐘進(jìn)行；

③采用雙端口存儲器。（2）數(shù)據(jù)相關(guān)

在程序中，一條指令的執(zhí)行需等前一條指令執(zhí)行完后才能進(jìn)行，則有數(shù)據(jù)相關(guān)。

例：

取數(shù)譯碼取指ADD執(zhí)行取數(shù)譯碼取指SUB4321

時鐘指令解決方法：

①推遲ADD指令的取數(shù)操作；②采用數(shù)據(jù)旁路（內(nèi)部向前）技術(shù)，直接把結(jié)果送給下一條指令。（3）轉(zhuǎn)移相關(guān)

由條件轉(zhuǎn)移指令引起。轉(zhuǎn)移條件要等到下一條指令執(zhí)行完才形成

解決方法：

①延遲轉(zhuǎn)移法：加入空操作，等待轉(zhuǎn)移條件形成。

②猜測法：選擇出現(xiàn)概率較高的分支進(jìn)行指令預(yù)取。

5.5.1指令流水線

3．流水線工作方式的特點(diǎn)

①具有時間的并行性；②流水線分工越細(xì)，可同時運(yùn)行的指令越多，吞吐率就越高。但需增加硬件，控制更復(fù)雜；③流水線每個階段的執(zhí)行時間應(yīng)盡量一致；④流水線充滿（滿載）時達(dá)到最大的吞吐率。

5.5.2并行性概念

1．并行性的含義

同時性——指兩個或者兩個以上事件在同一時刻發(fā)生。并發(fā)性——指兩個或者兩個以上事件在同一時間間隔內(nèi)發(fā)生。5.5.2并行性概念2．并行處理技術(shù)的主要形式

（1）時間并行—時間重疊

讓多個處理過程在時間上相互錯開，輪流重疊地使用同一套硬件的各個部分，從而贏得高速度。實(shí)現(xiàn)方式：采用流水處理部件。（2）空間并行——資源重復(fù)例：奔騰CPU采用的超標(biāo)量流水技術(shù)。用多個相同部件處理多個事件。實(shí)現(xiàn)方式：多處理器系統(tǒng)和多計(jì)算機(jī)系統(tǒng)或單處理器系統(tǒng)。

(3)時間并行+空間并行既采用時間并行性又采用空間并行性。5.6CPU舉例5.6.1Intel8088CPU5.6.2IntelPentiumCPU

5.6.3PowerPCCPU本章小結(jié)主要內(nèi)容

CPU是計(jì)算機(jī)硬件組成的核心部分。本章詳細(xì)介紹

1CPU的功能及基本組成

2指令周期和時序信號發(fā)生器

3微程序控制器及其設(shè)計(jì)技術(shù)

4并行處理技術(shù)，流水線技術(shù)

第5章

典型習(xí)題與解答指令流水線有取指（IF）、譯碼（ID）、執(zhí)行（EX）、訪存（MEM）、寫回寄存器堆（WB）5個過程段，共有12條指令連續(xù)輸入此流水線。（1）畫出流水處理的時空圖，假設(shè)時鐘周期100ns。（2）求流水線的實(shí)際吞吐率（單位時間里執(zhí)行完畢的指令數(shù)）。（3）求流水處理器的加速比。解：

（1）12條指令連續(xù)進(jìn)入流水線的時空圖如圖5.39所示。

WBMEMEXIDIF1111122222333334444555667121212121211111110109

0t1

t2

t3

t4

t5

t6

t7……t12

t13

t14

t15

t16

時間T12345678

空間S（段號）圖5.39流水線時空圖第6章總線及其互聯(lián)結(jié)構(gòu)6.1總線的基本概念6.2總線接口6.3總線的仲裁、定時和數(shù)據(jù)傳送模式6.4微機(jī)常用的總線標(biāo)準(zhǔn)內(nèi)容提要：

介紹總線的基本概念，總線的連接方式，總線接口，總線的仲裁、定時及事務(wù)類型，PCI、ISA等總線。6.1總線的基本概念

6.1.1總線的分類、特性與標(biāo)準(zhǔn)化6.1.2總線的連接方式（總線的設(shè)置）6.1.1

總線的分類、特性與標(biāo)準(zhǔn)化（1）內(nèi)部總線

CPU芯片內(nèi)部連接各寄存器及運(yùn)算器等部件之間的總線。

總線是構(gòu)成計(jì)算機(jī)系統(tǒng)的互連機(jī)構(gòu)，是多個系統(tǒng)功能部件之間進(jìn)行數(shù)據(jù)傳送的公共通路。2、單處理器系統(tǒng)的總線類型1、什么叫總線？特點(diǎn)：速度極高。（2）系統(tǒng)總線CPU同計(jì)算機(jī)系統(tǒng)的其他高速功能部件，如存儲器、通道等互連的總線。包括地址、數(shù)據(jù)和控制信號線，電源線等。

多臺計(jì)算機(jī)之間，或計(jì)算機(jī)與一些智能設(shè)備之間的連接總線。一般包括數(shù)據(jù)線和控制線。（3）外總線特點(diǎn)：速度較快。特點(diǎn)：速度較低。3、總線的特性（1）物理特性指總線的物理連接方式，包括總線的根數(shù)、總線的插頭、插座的形狀，引腳線的排列方式等。（2）功能特性描述總線中每一根線的功能(例如AB、DB、CB)。（3）電氣特性定義每根線上信號的傳遞方向(IN/OUT)及有效電平范圍。（4）時間特性定義每根線在什么時間有效，即各信號有效的時序關(guān)系。4、總線的標(biāo)準(zhǔn)化

（1）微機(jī)系統(tǒng)采用的標(biāo)準(zhǔn)總線：

ISA總線(16位，帶寬8MB/S)

EISA總線(32位，帶寬33.3MB/S)

VESA總線(32位，帶寬132MB/S)

PCI總線(32位，帶寬132MB/S，允許64位)（2）總線帶寬指總線本身所能達(dá)到的最高傳輸速率。

單位：MB/s(兆字節(jié)每秒=106B/s)

使各廠家不同實(shí)現(xiàn)方法的相同功能部件可互換使用?！纠?.1】(1)某總線在一個總線周期中并行傳送4個字節(jié)的數(shù)據(jù)，假設(shè)一個總線周期等于一個總線時鐘周期，總線時鐘頻率為33MHZ，求總線帶寬是多少？【解】

設(shè)總線帶寬用Dr表示，總線時鐘周期用表示，一個總線周期傳送的數(shù)據(jù)量用D表示，根據(jù)定義可得(2)如果一個總線周期中并行傳送64位數(shù)據(jù)，總線時鐘頻率升為66MHZ

，求總線帶寬是多少？【例6.1】解：

64位=8B，6.1.2總線的連接方式(總線的設(shè)置)特點(diǎn)：（1）每個設(shè)備(主存單元、GRS、I/O寄存器等)被指定一個總線地址；（2）所有設(shè)備的通信方式是一樣的（異步通信）。優(yōu)點(diǎn)：系統(tǒng)結(jié)構(gòu)靈活，可擴(kuò)充性強(qiáng)。缺點(diǎn)：機(jī)器速度受單總線速度的限制。1、單總線結(jié)構(gòu)

用一組系統(tǒng)總線連接CPU、內(nèi)存和I/O接口。CPU主存MSI/O接口I/O設(shè)備I/O設(shè)備圖6.1單總線結(jié)構(gòu)系統(tǒng)總線I/O接口2、雙總線結(jié)構(gòu)

各部件可通過系統(tǒng)總線交換信息，并可實(shí)現(xiàn)直接內(nèi)存儲器存取(DMA)操作。優(yōu)點(diǎn)：系統(tǒng)結(jié)構(gòu)靈活，可擴(kuò)充性強(qiáng)，吞吐量大。缺點(diǎn)：增加了硬件的復(fù)雜性。

CPU主存

MSI/O接口I/O

接口圖6.2雙總線結(jié)構(gòu)存儲總線系統(tǒng)總線……I/O

設(shè)備I/O

設(shè)備

（1）存儲總線

是CPU與內(nèi)存交換信息的高速存儲總線。設(shè)置存儲總線的好處：減輕系統(tǒng)總線的負(fù)擔(dān)。（2）系統(tǒng)總線

3、三總線結(jié)構(gòu)

是多個外設(shè)與通道之間進(jìn)行數(shù)據(jù)傳送的公共通路。優(yōu)點(diǎn)：系統(tǒng)效率高。缺點(diǎn)：硬件代價高。CPU

主存圖6.3三總線結(jié)構(gòu)

存儲總線系統(tǒng)總線I/O

接口I/O

接口……I/O

設(shè)備I/O

設(shè)備IOP(通道)I/O總線（1）存儲總線（2）系統(tǒng)總線

是CPU、內(nèi)存和通道間進(jìn)行數(shù)據(jù)傳送的公共通路。

（3）I/O總線4、總線結(jié)構(gòu)對計(jì)算機(jī)系統(tǒng)性能的影響（1）最大存儲容量

在單總線系統(tǒng)中，外圍設(shè)備占用了部分存儲空間，使內(nèi)存儲器容量小于最大存儲容量。（2）指令系統(tǒng)在單總線系統(tǒng)中，訪問內(nèi)存和外設(shè)采用相同的指令（地址不同），不需專門的I/O指令；但在雙總線系統(tǒng)中，訪存操作和訪問外設(shè)操作采用不同的指令。（3）吞吐量—指流入、處理和流出系統(tǒng)的信息的速率三總線系統(tǒng)的吞吐能力比單總線系統(tǒng)強(qiáng)得多。

6.2總線接口6.2.1總線的數(shù)據(jù)傳送方式6.2.2接口的基本概念

6.2.1總線的數(shù)據(jù)傳送方式

數(shù)據(jù)從低位開始逐位依次傳送的方式。1、串行傳送（1）波特（Baud）

（2）異步串行傳送

異步串行碼的字符格式：

起始位（1）+數(shù)據(jù)位（5～8）+奇偶校驗(yàn)位（1）+停止位（1）

在串行傳送方式中，每秒鐘能傳送的最多二進(jìn)制位數(shù)。單位：b/s（3）同步串行傳送

將若干個字符組成一個數(shù)據(jù)塊，在數(shù)據(jù)塊的開始和結(jié)尾處用同步字符作標(biāo)志進(jìn)行的串行傳送。同步與異步相比的特點(diǎn)：速度快，但需同步，接口硬件復(fù)雜。

（4）串行傳送方式的特點(diǎn)：

只需一根傳輸線，成本低，適合遠(yuǎn)距離的傳送，但速度慢。

例：

假設(shè)某串行總線傳送速率是960個字符/秒，每一個字符格式規(guī)定包含10個數(shù)據(jù)位，問傳送的波特數(shù)是多少？每個數(shù)據(jù)位占用的時間（位周期）是多少？【解】波特數(shù)為：

10位/字符×960字符/秒＝9600（波特）每個數(shù)據(jù)位占用的時間Tb是波特數(shù)的倒數(shù)：

Tb

＝1/9600＝0.000104（s）＝104（μs）2、并行傳送

數(shù)據(jù)的各位通過各自的傳輸線同時傳送的方式。

特點(diǎn)：速度快，但需更多的傳輸線，適用于近距離部件間的數(shù)據(jù)傳送。6.2.2接口的基本概念

指CPU和主存、外圍設(shè)備之間通過總線進(jìn)行連接的邏輯部件。1、接口(廣義)I/O設(shè)備適配器(接口)：連接主機(jī)和外設(shè)之間的邏輯部件。主機(jī)I/O

接口(適配器)地址線

外圍設(shè)備數(shù)據(jù)線

控制、狀態(tài)線圖6.5外設(shè)和主機(jī)的連接方法2、接口的基本功能

(1)交換主機(jī)與外設(shè)的狀態(tài)信息，如控制外設(shè)的啟停，傳送外設(shè)的忙、閑信息等；(2)匹配主機(jī)與外設(shè)的速度差異；(3)實(shí)現(xiàn)數(shù)據(jù)格式轉(zhuǎn)換；(4)實(shí)現(xiàn)主機(jī)與外設(shè)之間的數(shù)據(jù)交換。3、接口的分類(按外設(shè)供求數(shù)據(jù)方式的不同分)(1)串行數(shù)據(jù)接口接口與設(shè)備側(cè)，數(shù)據(jù)按序逐位傳送的接口。(2)并行數(shù)據(jù)接口

接口與設(shè)備和主機(jī)之間數(shù)據(jù)并行傳送的接口。并行串行主機(jī)串行數(shù)據(jù)接口外圍設(shè)備并行并行主機(jī)并行數(shù)據(jù)接口外圍設(shè)備6.3總線的仲裁、定時和數(shù)據(jù)傳送模式

6.3.1總線的仲裁6.3.2總線的定時6.3.3總線數(shù)據(jù)的傳送模式6.3.1總線的仲裁主方（主設(shè)備）可以啟動一個總線周期的功能模塊，例如CPU、I/O設(shè)備。(2)從方（從設(shè)備）被主方指定與其通信的功能模塊，例如存儲器、CPU。(3)總線占用期

主方持續(xù)控制總線的時間。(4)為什么要仲裁？為解決多個主設(shè)備同時競爭總線控制權(quán)，必須有總線仲裁部件。1、概述

(5)常用的仲裁策略

a.公平策略

在多處理器系統(tǒng)中對各CPU模塊的總線請求采用公平的原則來處理。

b.優(yōu)先級策略

I/O模塊的總線請求采用優(yōu)先級策略。(6)仲裁方式——集中式仲裁和分布式仲裁。6.3.2總線的定時

(1)總線上信息傳送過程的五個階段：請求總線→總線仲裁→尋址→信息傳送→狀態(tài)返回。(2)定時

事件出現(xiàn)在總線上的時序關(guān)系。(3)常用的兩種定時方式同步定時和異步定時

1、概述6.3.3總線數(shù)據(jù)傳送模式

1、讀、寫操作讀操作——由從方到主方的數(shù)據(jù)傳送操作；寫操作——由主方到從方的數(shù)據(jù)傳送操作。2、塊傳送操作

CPU與內(nèi)存儲器之間數(shù)據(jù)塊傳送采用一次多倍字長的猝發(fā)式傳送。在超標(biāo)量流水線中十分有用3、寫后讀、讀修改寫操作廣播——允許一個主方對多個從方進(jìn)行寫操作。廣集——將選定的多個從方數(shù)據(jù)在總線上完成“與”(AND)或“或”(OR)操作，可用于檢測多個中斷源。

只給出地址一次，或進(jìn)行先寫后讀操作(用于校驗(yàn))或進(jìn)行先讀后寫操作，不留間隙，(用于在多道程序中對共享存儲資源的保護(hù))。4、廣播、廣集操作6.4微機(jī)常用的總線標(biāo)準(zhǔn)

6.4.1

ISA、EISA總線6.4.2

VESA局部總線6.4.3

PCI總線

■

主板上的“處理器-主存”總線經(jīng)常是特定的專用總線，而用于連接各種I/O模塊的I/O總線和底板式總線（通常是標(biāo)準(zhǔn)總線）可在不同的計(jì)算機(jī)中互用。

■

計(jì)算機(jī)工業(yè)界已經(jīng)開發(fā)出了各種總線標(biāo)準(zhǔn)

使機(jī)器的擴(kuò)充和新設(shè)備的連接更加方便

為計(jì)算機(jī)制造商和外圍設(shè)備制造商提供了一種規(guī)范

按照同樣的標(biāo)準(zhǔn)和規(guī)范生產(chǎn)各種不同功能的芯片、模塊和整機(jī)

這樣可使芯片級、模塊級、設(shè)備級等各級別的產(chǎn)品都具有兼容性和互換性

使整個計(jì)算機(jī)系統(tǒng)的可維護(hù)性和可擴(kuò)充性得到充分保證6.4.1ISA、EISA總線

①共98根信號線（PC/XT總線62根增加36根）可進(jìn)行8或16位數(shù)據(jù)傳送。②24位地址線，可尋址224＝16MB。③支持64KBI/O地址空間，15級硬中斷和7級DMA通道。④最高時鐘頻率為8MHz，即帶寬為16MB/S⑤支持8種總線事務(wù)類型：存儲器讀/寫，I/O讀/寫，中斷響應(yīng)/DMA響應(yīng)，存儲器刷新，總線仲裁。

1、ISA總線的特點(diǎn)：

◆ISA（IndustrialStandardArchitecture）總線是IBM公司1984年為推出PC/AT機(jī)而建立的系統(tǒng)總線標(biāo)準(zhǔn)。所以也叫AT總線。2、EISA總線的特點(diǎn)

①與ISA兼容，共198根信號線；②32位地址線，可尋址232＝4GB；③數(shù)據(jù)線寬度32位，可進(jìn)行8、16或32位數(shù)據(jù)傳輸；④最高時鐘頻率8.3MHz，即帶寬為（32/8）×8.3＝33.2（MB/s)；⑤支持多總線主控和猝發(fā)式傳輸，可充分發(fā)揮32位微機(jī)的功能。◆它從CPU中分離出了總線控制權(quán)，是一種具有智能化的總線，支持多總線主控和突發(fā)傳輸方式?！鬍ISA(ExtendedIndustrialStanderdArchitecture)總線是一種在ISA總線基礎(chǔ)上擴(kuò)充的開放總線標(biāo)準(zhǔn)。6.4.2VESA局部總線

①能按CPU速度高速訪問主存；②支持CPU與視頻系統(tǒng)或硬盤之間以32位操作；③帶寬128MB/s（32MHz）到132MB/s（33MHz）；④支持CPU直接與高速外設(shè)控制器掛接。

特點(diǎn)：

缺點(diǎn)：①只能在486CPU環(huán)境中工作；②VESA是局部總線，需和其他總線共存于一個系統(tǒng)中，形成ISA/VL或EISA/VL等總線體系結(jié)構(gòu)。6.4.3PCI總線◆PCI（PeripheralComponentInterconnect）總線是繼VL總線之后推出的又一種高性能的32位局部總線。◆PCI規(guī)范是公開的，它受到許多微處理器和外圍設(shè)備生產(chǎn)商的支持，因此不同廠家生產(chǎn)的PCI產(chǎn)品是相互兼容的?！鬚CI是一種高帶寬、獨(dú)立于處理器的總線。主要用于高速外設(shè)的I/O接口和主機(jī)相連；如：圖形顯示適配器、網(wǎng)絡(luò)接口控制卡、磁盤控制器等。6.4.3PCI總線

是一種高帶寬而且與CPU無關(guān)的標(biāo)準(zhǔn)總線，又是至關(guān)重要的層次總線。它采用同步定時協(xié)議和集中式仲裁策略，并具有自動配置能力。PCI總線頻率為33MHZ，若CPU為32位，則帶寬為：

33×(32÷8)＝132(MB/s)

1、多總線結(jié)構(gòu)（1）HOST(“宿主”)總線

是連接主存和CPU(包括多個CPU)的系統(tǒng)總線。（2）PCI(PeripheralComponentInterconnect)總線（3）LAGACY總線

①三種橋 HOST橋、PCI/LAGACY橋和PCI/PCI橋②橋的功能連接兩條總線，使彼此間相互通信。可以是ISA，EISA，MCA等性能較低的傳統(tǒng)總線，支持中、低速I/O設(shè)備。（4）PCI總線體系結(jié)構(gòu)中的橋及其功能圖6.10

PCI總線典型配置結(jié)構(gòu)框圖處理器/cache處理器/cache

主存控制器主存

HOST/PCI橋HOST總線PCI總線

PCI/PCI橋LANSCSIPCI設(shè)備PCI設(shè)備

PCI/LAGACY橋中低速I/O設(shè)備LAGACY總線(ISA,EISA,…)返回◆PCI總線的主要特點(diǎn)（3）它比VL總線的速度更快。

第一，它支持無限突發(fā)傳輸方式；而VL僅支持有限的突發(fā)數(shù)據(jù)傳送，所以VL總線速度不如PCI總線。

第二，PCI總線支持并發(fā)工作，即掛接在PCI總線上的外設(shè)能與CPU并發(fā)工作。（1）它與CPU的時鐘頻率無關(guān)，采用自身33MHz的總線頻率，（2）數(shù)據(jù)線寬度為32位，可擴(kuò)充到64位；所以數(shù)據(jù)傳輸率可達(dá)132MB/s～264MB/s。（4）一個或多個PCI總線通過PCI橋（PCI控制器）和處理器總線相連；而處理器總線只連接處理器/Cache、主存儲器和PCI橋。（5）PCI橋的使用使PCI總線獨(dú)立于處理器，并且PCI橋提供了數(shù)據(jù)緩沖功能。（6）高速的PCI總線和低速的E(ISA)總線之間通過PCI橋相連接，使得系統(tǒng)中的高速設(shè)備掛接在PCI總線上，而低速設(shè)備仍然通過ISA、EISA等這些低速I/O總線支持。（7）可以有多個PCI總線，PCI總線之間也是用相應(yīng)的PCI橋連接。本章小結(jié)

主要內(nèi)容：

總線的基本概念及總線的連接方式：單、雙、三總線接口：串行、并行總線的仲裁：鏈?zhǔn)讲樵儭⒂?jì)時器定時查詢、獨(dú)立請求總線定時方式：同步定時、異步定時數(shù)據(jù)傳送模式：讀/寫、數(shù)據(jù)塊、寫后讀和讀修改寫

PCI、ISA等常用總線標(biāo)準(zhǔn)第7章輸入輸出系統(tǒng)

內(nèi)容提要：輸入輸出系統(tǒng)簡稱為I/O系統(tǒng)，它包括I/O設(shè)備、I/O接口、I/O管理部件及有關(guān)軟件。

常用外設(shè)的工作原理，外設(shè)與主機(jī)交換信息的方式。重點(diǎn)介紹程序直接控制方式，程序中斷方式，DMA方式以及通道方式等。

第7章輸入輸出系統(tǒng)

7.1

輸入輸出設(shè)備

7.2

直接程序控制方式

7.3

程序中斷方式

7.4

直接內(nèi)存訪問（DMA）方式7.5通道方式

7.1輸入輸出設(shè)備

7.1.1I/O設(shè)備概述1.外設(shè)的功能

提供人－機(jī)之間、機(jī)器與機(jī)器之間的信息交往。

7.1.1I/O設(shè)備概述

既可以作為輸入設(shè)備，也可以作為輸出設(shè)備。例如：磁表面存儲器。

2.外設(shè)的分類（1）按外設(shè)的功能分類①輸入設(shè)備

能將人們熟悉的信息形式變換成計(jì)算機(jī)所能接收并識別的信息形式。例如鍵盤、鼠標(biāo)等。②

輸出設(shè)備

能將計(jì)算機(jī)內(nèi)的二進(jìn)制信息轉(zhuǎn)換成人或其他設(shè)備所能接受和識別的信息形式的設(shè)備。例如：顯示器、打印機(jī)等。③

輸入輸出兼用設(shè)備(2)按外設(shè)所起的作用分類

①人-機(jī)交互設(shè)備

在人與計(jì)算機(jī)之間起交流信息作用的設(shè)備。例如：鍵盤、鼠標(biāo)、光筆、觸摸屏、掃描儀、攝像機(jī)、打印機(jī)、顯示器、繪圖機(jī)、語言合成器等。③機(jī)-機(jī)通信設(shè)備②外部存儲設(shè)備與主存、Cache構(gòu)成三級的存儲系統(tǒng)。例如：磁表面存儲器、光盤存儲器。

計(jì)算機(jī)與計(jì)算機(jī)之間聯(lián)系所用的通訊設(shè)備。例如：調(diào)制解調(diào)器及其他網(wǎng)絡(luò)通信設(shè)備、過程控制設(shè)備A/D、D/A。7.1.1I/O設(shè)備概述

3.I/O設(shè)備的特點(diǎn)：

①

I/O設(shè)備由信息載體、設(shè)備及設(shè)備控制器組成；②

I/O設(shè)備的工作速度比主機(jī)要慢得多；③

各種I/O設(shè)備的信息類型和結(jié)構(gòu)不相同；④

各種I/O設(shè)備的電氣特性也不相同。

1.字符和數(shù)字的輸入設(shè)備――鍵盤(1)鍵開關(guān)

如：機(jī)械簧片式、干簧片式、薄膜式和導(dǎo)電橡膠式等。

①

觸點(diǎn)式鍵開關(guān)（鍵按下時有抖動現(xiàn)象）7.1.2輸入設(shè)備

特點(diǎn)：結(jié)構(gòu)簡單，便宜，開關(guān)特性好；但壽命短，可靠性較差。7.1.2輸入設(shè)備

當(dāng)鍵被按下時，電容量C增大，容抗變小，高頻信號耦合到放大器輸入端，經(jīng)放大整形輸出鍵信號。

②

無觸點(diǎn)式鍵開關(guān)（無抖動現(xiàn)象）如：電容式、霍爾效應(yīng)式鍵開關(guān)電容式鍵開關(guān)的原理：

1.字符和數(shù)字的輸入設(shè)備――鍵盤(1)鍵開關(guān)

S為電容兩個極板的面積，d為極板間的距離。........................驅(qū)動極振蕩器檢測極輸出放大器驅(qū)動極檢測極基極活動極泡沫減震塊鍵桿復(fù)位彈簧鍵帽（a)(b)圖7.1電容式鍵開關(guān)的原理和結(jié)構(gòu)返回1）鼠標(biāo)器

①機(jī)電式鼠標(biāo)器2．非鍵盤輸入

組成：塑膠滾動圓球，滾軸，光柵輪，發(fā)光二極管和光敏三極管組成光電檢測電路。

工作過程：當(dāng)移動鼠標(biāo)器，塑膠圓球滾動時，會帶動滾軸及其上的光柵輪旋轉(zhuǎn)。因?yàn)楣鈻泡喩系拈_槽處透光，未開槽的地方遮光，使得光敏三極管接收到的發(fā)光二極管發(fā)出的光線時續(xù)時斷，而產(chǎn)生不斷變化的高低電平，形成脈沖電信號，可根據(jù)脈沖信號的數(shù)量測量位移量?！羰髽?biāo)器（mouse）是一種相對定位設(shè)備。它不像鍵盤那樣能進(jìn)行字符或數(shù)字的輸入，主要是在屏幕上定位或畫圖用。

2．非鍵盤輸入

7.1.2輸入設(shè)備

2）掃描儀——以數(shù)字形式再現(xiàn)圖像的輸入設(shè)備。

（1）掃描技術(shù)

①電荷耦合器件（CCD）

由很多細(xì)小的探測器構(gòu)成的固態(tài)電子元件，這些探測器可以寄存模擬電荷量，其值正比于照射它的光強(qiáng)度。

圖7.3CCD平板掃描儀原理圖②光學(xué)倍增管（PMT）

采用光電倍增管作為光探測器的鼓型掃描儀。特點(diǎn)：質(zhì)量和可靠性較高，但價格較高。

光源反射鏡透鏡CCD

A/D

計(jì)算機(jī)W原圖圖7.3CCD平板掃描儀原理圖返回3．漢字識別與手寫輸入

臺灣的中華第一筆，中科院的漢王筆，北大方正的如意筆，唐人筆和香港的易達(dá)筆等。

（1）

特點(diǎn)：手寫輸入自然，靈活（2）

書寫中文輸入設(shè)備：7.1.2輸入設(shè)備7.1.2輸入設(shè)備4．語音識別與輸入利用人的自然語言實(shí)現(xiàn)人－機(jī)對話。

7.1.3輸出設(shè)備

1．顯示設(shè)備－以可見光的形式傳遞和處理信息的設(shè)備。

（1）顯示設(shè)備概述字符顯示器、圖形顯示器、圖像顯示器。

①顯示設(shè)備的分類(b)按顯示信息內(nèi)容分類：(a)按顯示器件分類：陰極射線管（CRT）顯示器液晶顯示器（LCD）等離子顯示器(PDP)、發(fā)光二極管顯示器（LED）等。7.1.3輸出設(shè)備1．顯示設(shè)備

（1）顯示設(shè)備概述彩色顯示器—表現(xiàn)為顏色的不同。如：用4位表示一個像素可有16級灰度，用1個字節(jié)表示灰度，則有256級灰度。

②分辨率和灰度級(a)分辨率：顯示器所能表示的像素個數(shù)。如：17英寸彩顯，分辨率：1024×768，或1280×1024等。像素越密，分辨率越高，圖像越清晰。

(b)灰度級：

單色顯示器—指所顯示的像素點(diǎn)亮暗差別的級數(shù)；7.1.3輸出設(shè)備1．顯示設(shè)備

（1）顯示設(shè)備概述③刷新和刷新存儲器

(a)刷新：為獲得穩(wěn)定的圖像顯示而使電子束重復(fù)掃描屏幕的過程，稱為刷新。一般采用電視的標(biāo)準(zhǔn)——50次/秒，當(dāng)前達(dá)85次/秒。(b)刷新存儲器：(視頻存儲器或顯存)用來存儲一幀圖像信息，以提供刷新圖像的信號。其容量由圖像分辨率和灰度級共同決定。例如：分辨率1024×1024，256灰度級，則需容量為1024×1024×8=8Mb=1MB7.1.3輸出設(shè)備1．顯示設(shè)備

（1）顯示設(shè)備概述④隨機(jī)掃描和光柵掃描

逐行掃描：場頻等于幀頻。隔行掃描：幀頻＝偶數(shù)場+奇數(shù)場。

(a)隨機(jī)掃描：控制電子束在CRT屏幕上隨機(jī)運(yùn)動，從而產(chǎn)生圖形和字符（電子束只在需要做圖的地方掃描）。優(yōu)點(diǎn)：畫圖速度快，圖像清晰；缺點(diǎn)：驅(qū)動系統(tǒng)較復(fù)雜，價格較貴。

(b)光柵掃描：電子束自左至右，從上到下掃描整個屏幕。

圖7.6光柵掃描與掃描電流tiH.DY垂直掃描···水平掃描正掃回掃水平掃描周期iv.DY正掃回掃(a)(b)垂直掃描周期t例如：一屏顯示80×25=2000個字符，VRAM容量為2KB，第一行最左邊字符的ASCII碼存放在000H單元中，最右邊字符ASCII碼存放在04FH(即十進(jìn)制79)單元中，最后一行最右邊字符ASCII碼存放在7CFH（1999）單元中。

a.視頻存儲器VRAM——存放要顯示字符的ASCII碼。

注意：字符ASCII碼的存放位置與其在屏幕上的顯示位置相對應(yīng)。b.字符發(fā)生器(ROM)——存放要顯示字符的字形點(diǎn)陣碼。

CRT寄存器···…字符灰度脈沖字符發(fā)生器（ROM）并／串移位寄存器字符的ASCII編碼點(diǎn)脈沖行計(jì)數(shù)器計(jì)數(shù)脈沖（b）字符發(fā)生器的構(gòu)成圖7.9點(diǎn)陣式字符發(fā)生器···b.字符發(fā)生器(ROM)——存放要顯示字符的字形點(diǎn)陣碼。b.字符發(fā)生器(ROM)——存放要顯示字符的字形點(diǎn)陣碼。即：

（1000001

0000）=20H

A的ASCII碼

光柵地址

存放位置以字符ASCII碼為高位地址、光柵地址為低位地址的ROM單元中。例如：字符A的第一行點(diǎn)陣碼為20H，‘A’=1000001，光柵地址為0000。則第一行點(diǎn)陣碼20H存放在ROM的100

00010000號單元中。c.定時控制電路(d)垂直地址計(jì)數(shù)器：控制屏幕一行行字符的顯示。（給出字符在VRAM的行地址）

控制顯示器逐點(diǎn)、逐字、逐行、逐屏地刷新顯示。(a)點(diǎn)計(jì)數(shù)器：配合水平方向掃描線和點(diǎn)陣碼產(chǎn)生輝亮脈沖。(b)水平地址計(jì)數(shù)器：對一行字符的顯示進(jìn)行控制，即送出該行字符的VRAM列地址。(c)光柵地址計(jì)數(shù)器：與要顯示的字符ASCII碼配合，給出光柵的字符一行點(diǎn)陣的地址。點(diǎn)振蕩器頻率f的確定：

f=50×7×(80+16)×(7+3)×(25＋7）=10.752(MHz)②CRT顯示字符的工作過程d.移位寄存器用串行方式將視頻串行數(shù)據(jù)流送到顯示器。

a.訪問VRAM，讀出要顯示字符的ASCII碼；b.順序地多次訪問字符發(fā)生器，逐步讀取該字符對應(yīng)每條水平掃描線上的點(diǎn)陣碼；c.將并行格式的點(diǎn)陣碼送到視頻移位寄存器；（3）圖形或圖像顯示器①

刷新存儲器圖形：是用計(jì)算機(jī)表示和生成的圖，稱為主觀圖像。表示圖形只需存儲繪圖命令和坐標(biāo)點(diǎn)，無須存儲每個像素點(diǎn)。圖像：由攝像機(jī)攝取下來存入計(jì)算機(jī)的數(shù)字圖像，稱為客觀圖像。容量＝分辨率×灰度級（顏色深度）∵刷新所需帶寬=分辨率×每個像素點(diǎn)顏色深度×刷新速率【例7.2】刷存的重要性能指標(biāo)是它的帶寬。實(shí)際工作時顯示適配器的幾個功能部分要爭用刷存的帶寬。假定總帶寬的50%用于刷新屏幕，保留50%帶寬用于其他非刷新功能。若顯示工作方式采用分辨率為1024×768，顏色深度為3B，幀頻（刷新速率）為72Hz，計(jì)算刷存總帶寬應(yīng)為多少？解：∴1024×768×3B×72/s=169869312B/s

刷存總帶寬應(yīng)為169869312B/s÷50%=339738624B/s

（3）圖形或圖像顯示器④

圖形圖像適配器

②

顯示控制電路控制顯示器的工作過程，提供定時信號。③

視頻接口由刷新存儲器讀出的圖形或圖像光點(diǎn)信息串行化后，通過視頻接口送到CRT去顯示。（4）IBMPC機(jī)的顯示標(biāo)準(zhǔn)①M(fèi)DA標(biāo)準(zhǔn)（單色字符顯示系統(tǒng)）

9×14點(diǎn)陣、80列×25行字符、分辨率:720×350。②

CGA標(biāo)準(zhǔn)（彩色圖形/字符顯示系統(tǒng)）兼容字符和圖形兩種方式。字符方式：8×8點(diǎn)陣；圖形方式：640×200(二色)或320×200(四色)③EGA標(biāo)準(zhǔn)（增強(qiáng)型圖形適配器）字符方式：8×14點(diǎn)陣；圖形方式：640×350(16色)（4）IBMPC機(jī)的顯示標(biāo)準(zhǔn)④VGA標(biāo)準(zhǔn)（視頻圖形陣列）字符方式：9×16點(diǎn)陣圖形方式：640×480(16色)、320×200(256色)⑤TVGA標(biāo)準(zhǔn)（超級視頻圖形陣列）字符方式：9×16點(diǎn)陣；圖形方式：1024×768(256色)⑥

XGA標(biāo)準(zhǔn)（智能型圖形適配器）2．打印設(shè)備（硬拷貝設(shè)備）(1)打印設(shè)備的分類①

按印字原理分類非擊打式——采用電、磁、光、噴墨等物理、化學(xué)方法印刷字符，如靜電、激光、噴墨等。擊打式——使印字機(jī)構(gòu)與色帶和紙相撞擊而打印字符，如針型、球型、菊花瓣型、活字鼓等。②

按工作方式分類

串行打印機(jī)—逐字打印的打印機(jī)。并行打印機(jī)—一次可輸出一行字符的打印機(jī)。7.2直接程序控制方式

7.2.1I/O設(shè)備的組織方式及其與主機(jī)的信息交換方式

1．組織方式（1）針對異步性，采用自治控制方式。

I/O設(shè)備獨(dú)立于主機(jī)之外，由I/O控制器完成大多數(shù)功能，CPU只需給予很少的支持。（2）針對實(shí)時性，選用層次結(jié)構(gòu)方法。

（3）針對設(shè)備無關(guān)性，采用分類組織方式。

按工作速度，工作方式和使用場合進(jìn)行分類。7.2.1I/O設(shè)備的組織方式及其與主機(jī)的信息交換方式2．信息交換方式

(1)

直接程序控制方式(2)

程序中斷方式(3)

直接內(nèi)存訪問（DMA）方式(4)

通道方式(5)

I/O處理機(jī)（IOP）方式圖7.15外部設(shè)備與主機(jī)連接的原理7.2.2I/O

接口的編址1.I/O接口的編址

（1)統(tǒng)一編址法

將內(nèi)存的部分地址空間劃分給外設(shè)，即外設(shè)與主存統(tǒng)一編址。

例:PDP-11機(jī)，分配給外設(shè)的存儲空間：

(160000)8

~(177570)8優(yōu)點(diǎn):

訪問外設(shè)與主存一樣方便，靈活，不需專門的I/O指令。缺點(diǎn):

占用了主存的部分空間。7.2.2I/O

接口的編址1.I/O接口的編址

（2)單獨(dú)編址法

OP設(shè)備碼6位用I/0指令的地址碼字段指定外設(shè)。

可配備外設(shè)數(shù)量26=64，但設(shè)備碼(00)8不用，(77)8表示控制臺指令,實(shí)際可配備62臺。

例:某機(jī)的I/O指令2.I/O指令的功能

（1）控制設(shè)備進(jìn)行某些動作，如啟動，停止，磁帶倒帶等；

（2）測試設(shè)備的狀態(tài)，如“忙”，“就緒”等；

（3）傳送數(shù)據(jù)。（1）設(shè)備選擇電路決定本設(shè)備是否為CPU所選中的設(shè)備。

3.直接程序控制I/O方式的接口

設(shè)備Ready寄存器①S數(shù)據(jù)總線地址總線

動作開始控制寄存器1就緒數(shù)據(jù)緩沖器設(shè)備選擇1

忙輸入數(shù)據(jù)CPU④③⑥②⑤動作結(jié)束圖7.17直接程序控制方式接口示意圖（2）數(shù)據(jù)緩沖寄存器①

輸入緩沖器IBR

存放輸入設(shè)備讀出的數(shù)據(jù)，然后送往主機(jī)。

②

輸出緩沖器OBR

暫存主機(jī)送來的數(shù)據(jù)，以便送給輸出設(shè)備。

設(shè)備Ready寄存器①S數(shù)據(jù)總線地址總線

動作開始控制寄存器1就緒數(shù)據(jù)緩沖器設(shè)備選擇1

忙輸入數(shù)據(jù)CPU④③⑥②⑤動作結(jié)束圖7.17直接程序控制方式接口示意圖（3）設(shè)備狀態(tài)標(biāo)志用以標(biāo)志設(shè)備的工作狀態(tài)，經(jīng)CPU讀入分析。設(shè)備Ready寄存器①S數(shù)據(jù)總線地址總線

動作開始控制寄存器1就緒數(shù)據(jù)緩沖器設(shè)備選擇1

忙輸入數(shù)據(jù)CPU④③⑥②⑤動作結(jié)束圖7.17直接程序控制方式接口示意圖4.直接程序控制流程圖啟動設(shè)備查詢設(shè)備狀態(tài)傳送數(shù)據(jù)內(nèi)存地址遞增傳送量遞減關(guān)閉設(shè)備

就緒？

傳送完？AANYYN圖7.18程序控制流程圖5．對直接程序控制I/O方式的評價（1）簡單，容易控制，接口硬設(shè)備少。

（2）CPU和外設(shè)串行工作，CPU效率低。

（3）應(yīng)用：適用于單用戶時，主機(jī)只輸入或輸出而無任何其他事干的場合。

7.3程序中斷方式

7.3.1中斷的基本概念

1.什么叫中斷?

當(dāng)某種事件發(fā)生時，計(jì)算機(jī)暫停當(dāng)前執(zhí)行的程序，轉(zhuǎn)向?yàn)樵撌录?wù)，服務(wù)完畢返回原程序繼續(xù)執(zhí)行，這種功能稱為中斷。2.什么叫中斷系統(tǒng)?

硬件中斷機(jī)構(gòu)以及包括接口中斷部分線路和軟件服務(wù)程序，統(tǒng)稱為中斷系統(tǒng)。3.為什么要有中斷?

(1)

實(shí)現(xiàn)主機(jī)與外設(shè)(包括多臺外設(shè))的并行工作；(2)

故障的診斷和處理；(3)

實(shí)時控制：對于隨機(jī)出現(xiàn)的事件應(yīng)在規(guī)定時間里作出響應(yīng)并處理；(4)人-機(jī)聯(lián)系的控制臺請求(多道程序情況下)。7.3.1中斷的基本概念4.中斷的類型(1)按中斷源性質(zhì)與CPU的關(guān)系分:①

處理機(jī)內(nèi)的中斷②

系統(tǒng)內(nèi)外設(shè)的中斷中斷內(nèi)中斷外中斷（強(qiáng)迫中斷）自愿中斷強(qiáng)迫中斷指令中斷硬件故障軟件故障外設(shè)請求人的干預(yù)7.3.1中斷的基本概念

4.中斷的類型(2)中斷按處理方式的不同分:

①

程序中斷

利用中斷服務(wù)程序?qū)σ鹬袛嗟氖录M(jìn)行處理的中斷。

7.3.1中斷的基本概念4.中斷的類型

(2)中斷按處理方式的不同分:

①程序中斷

優(yōu)點(diǎn)：能完成較復(fù)雜的處理(如掉電處理等)，有較高的靈活性(軟件)，CPU效率較高。缺點(diǎn)：開銷大，對高速外設(shè)無能為力。7.3.1中斷的基本概念程序中斷與調(diào)用子程序比較:b.子程序的執(zhí)行受主程序或上層子程序的控制，而中斷程序與被中斷的程序毫無關(guān)系；

c.不存在多個程序同時要求執(zhí)行一個子程序的情況，但可能發(fā)生多個中斷源要求CPU服務(wù)的情況。

共同點(diǎn)：程序轉(zhuǎn)向不同點(diǎn)：a.通常，程序中斷有隨機(jī)性，轉(zhuǎn)子程序有可重入性；

4.中斷的類型

(2)中斷按處理方式的不同分：②

簡單中斷

7.3.1中斷的基本概念

暫停處理機(jī)的數(shù)據(jù)傳送操作，插入一個外設(shè)與內(nèi)存之間的數(shù)據(jù)傳送操作。

優(yōu)點(diǎn)：速度快，適用于高速外設(shè)。

缺點(diǎn)：費(fèi)器材，只能處理簡單事件。

4.中斷的類型

(3)按中斷請求的可屏蔽性分:

7.3.1中斷的基本概念①可屏蔽中斷中斷請求需在CPU的IF＝1（或IM＝0）才能被響應(yīng)。②不可屏蔽中斷（NMI）中斷請求不受IF（或IM）的控制，均能被響應(yīng)。5.多級中斷

7.3.1中斷的基本概念從中斷服務(wù)程序中轉(zhuǎn)入新的中斷服務(wù)程序。

多級中斷原則：優(yōu)先級別高的中斷源可以中斷優(yōu)先級別低的中斷源的服務(wù)程序。7.3.2程序中斷處理過程

（1）中斷源的中斷請求（2）中斷請求的排隊(duì)判優(yōu)（3）中斷響應(yīng)（4）中斷處理（5）中斷返回YNYYN當(dāng)前指令執(zhí)行周期DMA周期發(fā)中斷應(yīng)答INTA接收中斷向量VA中斷處理程序?qū)嶓w設(shè)置新的中斷范圍保護(hù)寄存器開中斷恢復(fù)寄存器關(guān)中斷(0→IF)PC,PSW入棧中斷返回(恢復(fù)PSW,PC)下條指令取指周期取中斷處理程序入口地址送入PC,有不可屏蔽中斷?有可屏蔽中斷?CPU允許中斷IF=1?有DMA請求?中斷響應(yīng)周期硬件完成軟件完成NN7.3.3中斷系統(tǒng)應(yīng)解決的問題

1.中斷源的中斷請求

（1）中斷源引起中斷的設(shè)備或事態(tài)，稱為中斷源。（2）中斷源的狀態(tài)標(biāo)志表示中斷源工作情況的標(biāo)志。7.3.3中斷系統(tǒng)應(yīng)解決的問題1.中斷源的中斷請求（3）中斷請求信號的記錄和傳送

①中斷請求信號的記錄設(shè)置中斷請求觸發(fā)器CIRQ，記錄中斷請求信號。CIRQ=1向CPU請求中斷，CIRQ=0無請求中斷。

置“1”CIRQ

的條件：a.

準(zhǔn)備好/完成位R=1b.中斷允許位I=1或IM=0

而內(nèi)部中斷只要有錯誤發(fā)生時，就應(yīng)發(fā)出中斷請求。7.3.3中斷系統(tǒng)應(yīng)解決的問題中斷請求的排隊(duì)判優(yōu)（排優(yōu)）（1）單線請求（鏈?zhǔn)讲樵儯┑呐艃?yōu)①

所有外中斷源的中斷請求由INTR傳送給CPU；②

CPU執(zhí)行地址詢問指令，發(fā)出INTA信號，將當(dāng)時請求中斷的優(yōu)先中斷源的中斷向量送回CPU；③

請求中斷的優(yōu)先中斷源得到服務(wù)。（2）獨(dú)立請求的排優(yōu)7.3.3中斷系統(tǒng)應(yīng)解決的問題3．中斷響應(yīng)

CPU中止現(xiàn)行程序的執(zhí)行，轉(zhuǎn)向中斷服務(wù)程序的過程。(2)CPU響應(yīng)可屏蔽中斷的條件(1)響應(yīng)過程應(yīng)該解決的問題①關(guān)鍵性硬件狀態(tài)的保存；②中斷請求設(shè)備的識別；③響應(yīng)速度的提高。①CPU處于允許(開放)中斷的狀態(tài)；②無DMA請求，至少有一個中斷源請求中斷；③通常一條指令執(zhí)行完。7.3.3中斷系統(tǒng)應(yīng)解決的問題5．中斷返回執(zhí)行中斷返回指令（IRET），實(shí)現(xiàn)中斷返回。IRET指令的功能：

堆棧中的PC(斷點(diǎn))→PC，PSW→PSW寄存器。

7.3.3中斷系統(tǒng)應(yīng)解決的問題6．中斷的屏蔽(1)中斷的屏蔽封鎖中斷源的中斷請求功能。(2)為什么要屏蔽?①

為能按多級中斷原則實(shí)現(xiàn)中斷嵌套，需要屏蔽技術(shù)；②

為能動態(tài)改變中斷的響應(yīng)次序，需要屏蔽技術(shù)。如I0、I1、I2、I3都不屏蔽，則響應(yīng)優(yōu)先權(quán)：I0→I1→I2→I3，若這4個中斷源都提出中斷請求，則中斷處理過程是：7.3.3中斷系統(tǒng)應(yīng)解決的問題6．中斷的屏蔽（3）如何屏蔽？①

給中斷源設(shè)置“屏蔽觸發(fā)器Mask”，通過屏蔽指令（MSKO）填入屏蔽碼，達(dá)到屏蔽目的。

或者②給設(shè)備狀態(tài)寄存器的“允許中斷位I”由指令寫入0而達(dá)到屏蔽目的。

3．中斷方式程序切換

設(shè)置地址指針設(shè)置中斷向量清除中斷屏蔽開中斷保護(hù)寄存器開中斷中斷處理程序數(shù)據(jù)傳送指針修改恢復(fù)寄存器設(shè)置屏蔽位中斷返回主程序結(jié)束NINTR→INTR→INTR→圖7.31中斷方式程序切換示意圖Y4．程序中斷I/O方式與直接程序控制I/O方式的比較

（1）設(shè)輸入設(shè)備工作速度為1000B/S

程序直接控制：每輸入1個字節(jié)的數(shù)據(jù)，占用CPU1ms時間。（2）若用上述中斷服務(wù)程序處理（共17條指令）設(shè)指令周期200ns，則接受1個字節(jié)數(shù)據(jù)占用CPU的時間為：

200×17＝3400（ns）＝3.4微秒則程序中斷與程序直接控制方式占用時間之比：

3.4μs/1ms＝0.34％（3）中斷服務(wù)的額外開銷共17條指令：用于數(shù)據(jù)輸入及參數(shù)修改占6條。其他如保護(hù)、恢復(fù)等占11條。若指令周期相等，額外開銷占比例為：

11/（11＋6）＝64.7％ 7.4直接內(nèi)存訪問（DMA）方式

7.4.1DMA方式的基本概念

7.4.2DMA傳送方式

7.4.3基本的DMA控制器和DMA數(shù)據(jù)傳送過程

7.4.4選擇型和多路型DMA控制器

7.4.1DMA方式的基本概念

如磁盤10萬字節(jié)/秒，即1字節(jié)/10us，若采用程序中斷方式，用20條指令處理1個字節(jié)的輸入，指令周期1us，顯然20us>10us。①采用程序中斷方式，在數(shù)據(jù)交換頻繁的時候，CPU開銷仍很大；②對高速外設(shè)，如磁盤等來不及響應(yīng)，造成數(shù)據(jù)丟失。1.問題的提出

優(yōu)點(diǎn)：速度快，CPU效率高，適用于高速外設(shè)與內(nèi)存交換信息。缺點(diǎn)：硬件線路復(fù)雜。2.DMA的概念DMA方式是一種在數(shù)據(jù)交換過程完全由硬件(DMA控制器)實(shí)現(xiàn)外設(shè)與內(nèi)存直接交換信息的工作方式。3.DMA方式的優(yōu)缺點(diǎn)7.4.2DMA傳送方式

如:磁盤，1字節(jié)/32us，內(nèi)存存儲周期Tmc=1us，則內(nèi)存空閑31us。優(yōu)點(diǎn)：控制簡單，適用于數(shù)據(jù)傳輸率很高的設(shè)備成組數(shù)據(jù)傳送。缺點(diǎn)：在DMA控制器訪問內(nèi)存階段，內(nèi)存有空閑。1.在DMA工作時,停止CPU訪問內(nèi)存的操作。DMA不工作DMA不工作DMA工作CPU不執(zhí)行程序