存儲(chǔ)子系統(tǒng)-2-半導(dǎo)體

TTL集成電路的全名是晶體管-晶體管邏輯（Transistor-TransistorLogic),CMOS互補(bǔ)對(duì)稱金屬氧化物半導(dǎo)體（Complementarysymmetrymetaloxidesemiconductor）輸出L：<0.8V；H：>2.4V。

輸入L：<1.2V；H：>2.0V輸出L：<0.1*Vcc；H：>0.9*Vcc。

輸入L：<0.3*Vcc；H：>0.7*Vcc.預(yù)備知識(shí)ECL射極耦合邏輯（EmitterCoupleLogic）

MOS金屬氧化物半導(dǎo)體(場(chǎng)效應(yīng)管)14.2半導(dǎo)體存儲(chǔ)原理及芯片雙極型MOS型TTL型ECL型速度很快、功耗大、容量小電路結(jié)構(gòu)P-MOSN-MOSCMOS(PN兩者互補(bǔ)組成)功耗小、容量大工作方式靜態(tài)MOS動(dòng)態(tài)MOS（靜態(tài)MOS除外）2存儲(chǔ)信息原理靜態(tài)存儲(chǔ)器SRAM動(dòng)態(tài)存儲(chǔ)器DRAM（雙極型、靜態(tài)MOS型）：依靠雙穩(wěn)態(tài)電路內(nèi)部交叉反饋的機(jī)制存儲(chǔ)信息。（動(dòng)態(tài)MOS型）：依靠電容存儲(chǔ)電荷的原理存儲(chǔ)信息。功耗較大,速度快,作Cache。功耗較小,容量大,速度較快,作主存。34.2.1雙極型存儲(chǔ)單元與芯片讀放VCCWWZBAD1D2V1V2二極管集電極耦合式雙極型單元V1導(dǎo)通,V2截止:信息為0V1截止,V2導(dǎo)通:信息為1（1）寫(xiě)入“0”、“1”（3）讀出“0”、“1”（2）信號(hào)保持選中：Z線0.3V4TTL型存儲(chǔ)芯片舉例SN7418916×4VCCA1A0A2A3DI4DO4DI3DO3GNDDI2DO2DI1DO1SwSN74189芯片引腳圖SVCC

:

電源A0~3:地址DI1~4：數(shù)據(jù)輸入DO1~4：數(shù)據(jù)輸出GND：接地線:片選信號(hào)W:讀\寫(xiě)信號(hào)5列譯碼A1A0A3

A2y0y1y2y3行譯碼x0x1x2x3DI4DO4DI3DO3DI2DO2DI1DO1SN74189芯片內(nèi)部四個(gè)位平面的行列譯碼結(jié)構(gòu)示意【分析】地址碼為0001時(shí)6一個(gè)位平面內(nèi)部的行列譯碼結(jié)構(gòu)示意I/OI/OI/OI/Ox0x1x2x3y3y2y1y0W0W0W1W1W2W2W3W3DiDo74.2.2靜態(tài)MOS存儲(chǔ)單元與芯片VccT3T1T4T2T5T6ZWWN溝道-MOS六管(場(chǎng)效應(yīng)管)靜態(tài)存儲(chǔ)單元81.六管單元（1）組成T1、T3：MOS反相器Vcc觸發(fā)器T3T1T4T2T2、T4：MOS反相器T5T6T5、T6：控制門(mén)管ZZ：字線，選擇存儲(chǔ)單元(高電平)位線，完成讀/寫(xiě)操作WWW、W：（2）定義“0”：T1導(dǎo)通，T2截止；“1”：T1截止，T2導(dǎo)通。9（3）工作T5、T6Z：加高電平，高、低電平，寫(xiě)1/0。（4）保持只要電源正常，保證向?qū)ü芴峁╇娏?，便能維持一管導(dǎo)通，另一管截止的狀態(tài)不變，故稱靜態(tài)。VccT3T1T4T2T5T6ZWW導(dǎo)通，選中該單元。寫(xiě)入：在W、W上分別加讀出：根據(jù)W、W上有無(wú)電流，讀1/0。Z：加低電平，T5、T6截止，該單元未選中，保持原狀態(tài)。靜態(tài)單元是非破壞性讀出，讀出后原內(nèi)容不變。10地址端：2114（1K×4）191018A6A5A4A3A0A1A2CSGNDVccA7A8A9D0D1D2D3WEA9～A0（入）數(shù)據(jù)端：D3～D0（雙向入/出）控制端：片選CS=0選中芯片=1未選中芯片寫(xiě)使能WE=0寫(xiě)=1讀電源、地:VCC、GND2.存儲(chǔ)芯片[例]SRAM芯片Intel2114（1K×4位）外特性114.2.3動(dòng)態(tài)MOS存儲(chǔ)單元與芯片T1T2T3T4ZWWC1C2動(dòng)態(tài)MOS四管存儲(chǔ)單元1.四管單元T1、T2：記憶管C1、C2：柵極電容T3、T4：控制門(mén)管Z：字線位線W、W：12（2）定義0：T1導(dǎo)通，T2截止1：T1截止，T2導(dǎo)通T1T2T3T4ZWWC1C2（C1有電荷，C2無(wú)電荷）（C1無(wú)電荷，C2有電荷）（3）工作Z：加高電平，T3、T4導(dǎo)通，選中該單元。13高電平，斷開(kāi)充電回路，然后字線Z再加高電平（4）保持寫(xiě)入：在W、W上分別加高、低電平，寫(xiě)1/0。讀出：W、W先預(yù)充電至再根據(jù)W、W上有無(wú)電流，讀出0/1。Z：加低電平，T3、T4截止，該單元未選中，保持原狀態(tài)。需定期向電容補(bǔ)充電荷（動(dòng)態(tài)刷新），故稱動(dòng)態(tài)。四管單元是非破壞性讀出，讀出過(guò)程即實(shí)現(xiàn)刷新。T1T2T3T4ZWWC1C2142.單管單元（1）組成C：記憶單元CWZTT：控制門(mén)管Z：字線W：位線（2）定義“0”：C無(wú)電荷，電平V0（低）“1”：C有電荷，電平V1（高）寫(xiě)入：Z加高電平，T導(dǎo)通，在W上加高/低電平，寫(xiě)1/0。讀出：W先預(yù)充電，根據(jù)W線電位的變化，讀1/0。斷開(kāi)充電回路。（3）工作Z加高電平，T導(dǎo)通，153.存儲(chǔ)芯片（4）保持Z：加低電平，T截止，該單元未選中，保持原狀態(tài)。單管單元是破壞性讀出，讀出后需重寫(xiě)。CWZT外特性：例.DRAM芯片2164（64K×1位）16地址端：216（64K×1）18916GNDCASDoA6A3A4A5A7A7～A0（入）數(shù)據(jù)端：Di（入）控制端：片選寫(xiě)使能WE=0寫(xiě)=1讀電源、地空閑/刷新DiWERASA0A2A1Vcc分時(shí)復(fù)用，提供16位地址。Do（出）行地址選通RAS列地址選通CAS：=0時(shí)A7～A0為行地址高8位地址：=0時(shí)A7～A0為列地址低8位地址1腳未用，或在新型號(hào)中用于片內(nèi)自動(dòng)刷新。171M×4位DRAM芯片的管腳圖，其中有兩個(gè)電源腳、兩個(gè)地線腳，為了對(duì)稱，還有一個(gè)空腳（NC）。10根地址線，4根數(shù)據(jù)線，行列選通信號(hào)RAS和CAS。以及讀寫(xiě)控制WE和輸出允許OE。18行地址鎖存器和列地址鎖存器：分時(shí)傳送地址碼。先傳送地址碼A0～A9，由行選通信號(hào)RAS打入到行地址鎖存器；然后傳送地址碼A10～A19，由列選通信號(hào)CAS打入到列地址鎖存器。19刷新計(jì)數(shù)器和相應(yīng)的控制電路：DRAM要定期刷新，按行刷新，刷新計(jì)數(shù)器的長(zhǎng)度等于行地址鎖存器。刷新操作與讀/寫(xiě)操作是交替進(jìn)行，通過(guò)2選1多路開(kāi)關(guān)來(lái)提供刷新行地址或正常讀/寫(xiě)的行地址。204.2.4半導(dǎo)體只讀存儲(chǔ)器1、MROM(掩模型只讀存儲(chǔ)器)2、PROM(可一次編程只讀存儲(chǔ)器)3、EPROM(可擦除可編程只讀存儲(chǔ)器)4、EEPROM(電擦除可重寫(xiě)只讀存儲(chǔ)器)5、FLASH(快擦寫(xiě)型電可重編程存儲(chǔ)器)214.3主存的組織4.3.1半導(dǎo)體存儲(chǔ)器邏輯設(shè)計(jì)需解決：芯片的選用、片內(nèi)地址分配與片選邏輯、信號(hào)線的連接。22[例1]用2114（1K×4）SRAM芯片組成容量為4K×8的存儲(chǔ)器。地址總線A15～A0（低）,雙向數(shù)據(jù)總線D7～D0（低）,讀/寫(xiě)信號(hào)線R/W。給出芯片內(nèi)部地址分配與片選邏輯,并畫(huà)出M框圖。231.計(jì)算芯片數(shù)（1）先擴(kuò)展位數(shù)，再擴(kuò)展單元數(shù)。

2片1K×41K×84組1K×8

4K×8

8片（2）先擴(kuò)展單元數(shù)，再擴(kuò)展位數(shù)。

4片1K×4

4K×4

2組4K×44K×88片24存儲(chǔ)器尋址邏輯2.地址分配與片選邏輯芯片內(nèi)的尋址系統(tǒng)(二級(jí)譯碼)芯片外的地址分配與片選邏輯為芯片分配哪幾位地址，以便尋找片內(nèi)的存儲(chǔ)單元由哪幾位地址形成芯片選擇邏輯，以便尋找芯片存儲(chǔ)空間分配：4KB存儲(chǔ)器在16位地址空間（64KB）中占據(jù)任意連續(xù)區(qū)間。2564KB1K×41K×41K×41K×41K×41K×41K×41K×4需12位地址尋址：4KBA15…A12

A11A10A9……A0A11～A0000

……

0任意值

001

……

1011

……

1101

……

1010

……

0100

……

0110

……

0111

……

1片選

片內(nèi)地址

26低位地址分配給芯片，高位地址形成片選邏輯。芯片片內(nèi)地址片選信號(hào)片選邏輯1K1K1K1KA9～A0A9～A0A9～A0A9～A0A11A10A11A10A11A10A11A10CS0CS1CS2CS3273.線路連接（1）擴(kuò)展位數(shù)41K×41K×44101K×41K×44101K×41K×441041K×41K×441044A9~A0D7~D4D3~D044R/WA11A10CS3A11A10CS0A11A10CS1A11A10CS2（2）擴(kuò)展單元數(shù)（3）連接控制線（4）片選邏輯電路總線地址：010101010101，分析其訪存情況28某半導(dǎo)體存儲(chǔ)器，按字節(jié)編址。其中，0000H～07FFH為ROM區(qū)，選用EPROM芯片（2KB/片）；0800H～13FFH為RAM區(qū)，選用RAM芯片（2KB/片和1KB/片）。地址總線A15～A0（低）。給出地址分配和片選邏輯。[例2]1.計(jì)算容量和芯片數(shù)ROM區(qū)：2KBRAM區(qū)：3KB存儲(chǔ)空間分配：2.地址分配與片選邏輯先安排大容量芯片（放地址低端），再安排小容量芯片。便于擬定片選邏輯。共3片29A15A14A13A12A11A10A9…A0000000……0000001……1

000011……1

0001001…1

000010……0

0001000…0低位地址分配給芯片，高位地址形成片選邏輯。芯片片內(nèi)地址片選信號(hào)片選邏輯2K2K1KA10～A0A10～A0A9～A0CS0CS1CS2A12A11A12A11A12A115KB需13位地址尋址：ROMA12～A064KB1K2K2KRAMA10A15A14A13為全0,不使用30[例3]某半導(dǎo)體存儲(chǔ)器容量為4K×8，其中固化區(qū)2KB選用EPROM芯片2716（2K×8），工作區(qū)2KB選用RAM芯片2114（1K×4）；存儲(chǔ)器地址總線A15-A0（低），雙向數(shù)據(jù)總線D7-D0（低），讀寫(xiě)信號(hào)線R/W。問(wèn)題：請(qǐng)按要求設(shè)計(jì)此存儲(chǔ)器；（1）計(jì)算芯片數(shù)量及組合關(guān)系；（2）分配片內(nèi)地址與片選邏輯；（3）畫(huà)出存儲(chǔ)器邏輯圖和連線；314.3.3主存的外部連接方式1.系統(tǒng)模式CPU存儲(chǔ)器地址數(shù)據(jù)R/WCPU存儲(chǔ)器地址數(shù)據(jù)R/W地址鎖存器數(shù)據(jù)緩沖器總線控制器（a）最小系統(tǒng)模式（b）較大系統(tǒng)模式32CPU存儲(chǔ)器地址數(shù)據(jù)R/W地址鎖存器數(shù)據(jù)緩沖器總線控制器（C）專(zhuān)用存儲(chǔ)總線模式專(zhuān)用存儲(chǔ)總線334.3.4

主存芯片技術(shù)介紹SBSRAM(同步突發(fā)靜態(tài)隨機(jī)存儲(chǔ)器)多端口SRAMFIFO存儲(chǔ)器EDODRAM擴(kuò)展數(shù)據(jù)輸出動(dòng)態(tài)隨機(jī)存儲(chǔ)器SDRAM同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器DDRSDRAM雙倍數(shù)據(jù)率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器344.3.5

存儲(chǔ)器的刷新與校驗(yàn)1.刷新含義和原因含義：刷新。動(dòng)態(tài)存儲(chǔ)器依靠電容電荷存儲(chǔ)信息。平時(shí)無(wú)電源供電，時(shí)間一長(zhǎng)電容電荷會(huì)泄漏，需定期向電容補(bǔ)充電荷，以保持信息不變。定期向電容補(bǔ)充電荷原因：（一）動(dòng)態(tài)存儲(chǔ)器的刷新35注意刷新與重寫(xiě)的區(qū)別。破壞性讀出后重寫(xiě)，以恢復(fù)原來(lái)的信息。2.最大刷新間隔2ms。以封裝后的一個(gè)存儲(chǔ)芯片為單位，2ms內(nèi)必須對(duì)所有片內(nèi)存儲(chǔ)單元刷新一遍。非破壞性讀出的動(dòng)態(tài)M，需補(bǔ)充電荷以保持原來(lái)的信息。3.刷新方法逐行刷新。刷新1行所用的時(shí)間刷新周期（小于存取周期）刷新一塊芯片所需的刷新周期數(shù)由芯片矩陣的行數(shù)決定。36對(duì)主存的訪問(wèn)情況由CPU通過(guò)地址總線（AB）提供行+列地址，隨機(jī)訪問(wèn)。（1）CPU訪存：（2）動(dòng)態(tài)芯片刷新：由刷新地址計(jì)數(shù)器提供