湘潭大學(xué) 計(jì)算機(jī)組成原理-課程情況簡(jiǎn)介

計(jì)算機(jī)組成原理

（數(shù)字系統(tǒng)設(shè)計(jì)）

課程情況簡(jiǎn)介ComputerOrganizationPrinciples講授人Lecture：王毅TEL：58292481_mail：wang20058@126.comOffice：工科樓N211Assistant：楊松TEL_mail：1335496470@Office：工科樓南樓418

課程關(guān)系及學(xué)時(shí)數(shù)前續(xù)課程：程序設(shè)計(jì)，圖論，數(shù)字邏輯與數(shù)字電路后繼課程：操作系統(tǒng)接口技術(shù)嵌入式系統(tǒng)計(jì)算機(jī)網(wǎng)絡(luò)等

上課時(shí)數(shù)：64學(xué)時(shí)＝16周*4學(xué)時(shí)實(shí)驗(yàn)學(xué)時(shí)：16學(xué)時(shí)安排在每周5的下午（從第5周起）。學(xué)習(xí)要點(diǎn)、內(nèi)容學(xué)習(xí)要點(diǎn)：基本概念，基本計(jì)算方法，工作過程，基本組成，簡(jiǎn)單部件設(shè)計(jì)(VerilogHDL編程或方框圖)特點(diǎn)：概念多、、點(diǎn)多面廣?；舅惴?、工作過程(原理)要記得和理解。學(xué)習(xí)內(nèi)容：第1-6章，第8-9章，7，10章選講。采用的語言與軟件：VerilogHDL語言程序設(shè)計(jì)。Iverilog、QuartusII使用。考試資格

湘大教發(fā)〔2006〕22號(hào)第十二條學(xué)生考試資格由任課教師和其所在學(xué)院審查。有下列情形之一者，取消其參加相應(yīng)課程考試的資格：

（一）未辦理免聽手續(xù)，缺課累計(jì)達(dá)到或超過課程規(guī)定學(xué)時(shí)數(shù)的三分之一的；

（二）缺交作業(yè)次數(shù)或數(shù)量累計(jì)達(dá)到或超過應(yīng)交量的三分之一的；

（三）課程的實(shí)驗(yàn)教學(xué)環(huán)節(jié)考核不合格的；

（四）抄襲他人作業(yè)情節(jié)嚴(yán)重的?？荚嚪绞?、時(shí)間及試卷結(jié)構(gòu)考試方式：閉卷時(shí)間：120分鐘

試卷結(jié)構(gòu)（A、B卷，英文試題不超過5分）1、選擇題（30分）2、簡(jiǎn)答題（20分）3、計(jì)算題（20分）4、編程、應(yīng)用題（30分）成績?cè)u(píng)價(jià)及預(yù)計(jì)考試時(shí)間成績?cè)u(píng)價(jià)：期末考試成績（70%）+平時(shí)作業(yè)、課堂測(cè)驗(yàn)和實(shí)驗(yàn)（30%）預(yù)計(jì)考試時(shí)間：12月底或1月初?？闭`表計(jì)算機(jī)組成原理學(xué)習(xí)知識(shí)點(diǎn).doc參考書籍[1]白中英主編，計(jì)算機(jī)組成原理，北京：科學(xué)出版社[2]白中英主編，計(jì)算機(jī)組成原理題解、題庫與實(shí)驗(yàn)，北京：科學(xué)出版社[3]唐朔飛編著，計(jì)算機(jī)組成原理，北京：高等教育出版社[4]唐朔飛編著，計(jì)算機(jī)組成原理習(xí)題集，北京：高等教育出版社[5]王愛英主編，計(jì)算機(jī)組成與結(jié)構(gòu)(第3版)，北京：清華大學(xué)出版社[6]李亞民著，計(jì)算機(jī)原理與設(shè)計(jì)—VerilogHDL版，北京：清華大學(xué)出版社[7]【美】RandalE.BryantDavidR.O’Hallaron著，龔奕利等譯，深入理解計(jì)算機(jī)系統(tǒng)，北京：機(jī)械工業(yè)出版社[8]徐愛萍編著，計(jì)算機(jī)組成原理――習(xí)題與解析，北京：清華大學(xué)出版社上課要求不能遲到、早退、曠課，有事請(qǐng)假。不能在教室吃東西，保持教室清潔衛(wèi)生。上課不能講話，有問題可以直接打斷教師的講課提出來，大家一起討論。上課、進(jìn)實(shí)驗(yàn)室不能穿拖鞋、背心、吊帶背心、短褲、超短裙。問題1為什么要學(xué)習(xí)VerilogHDL語言？因?yàn)橛?jì)算機(jī)組成原理與硬件非常緊密，而硬件是由電子器件組成，這些電子器件的功能可以由VHDL和VerilogHDL語言來描述，來仿真。而VerilogHDL語言與C語言非常接近，所以選用VerilogHDL語言用作硬件程序設(shè)計(jì)語言。問題2聽說這門課程學(xué)習(xí)很難，是否有什么訣竅？曾經(jīng)看了一個(gè)采訪科比的節(jié)目，主持問題科比為什么球打得那么好，投籃很準(zhǔn)，有什么訣竅？科比回答是“practice,practice,practice,…”課程的學(xué)習(xí)方法：將概念記清楚。將工作過程（算法）記清楚并理解理解（找生活中的例子來加深理解）。設(shè)計(jì)（編寫）出簡(jiǎn)單的硬件電路（源代碼）。問題3課程學(xué)習(xí)對(duì)平時(shí)編程有什么好處？理解硬件對(duì)語言的支持，如變量、計(jì)數(shù)、循環(huán)、數(shù)組。學(xué)習(xí)位操作。理解如何將已有算法用硬件來實(shí)現(xiàn)。理解時(shí)序（時(shí)間）在操作時(shí)的作用。更好理解外部設(shè)備的工作過程，為編寫外設(shè)的程序打基礎(chǔ)。問題4預(yù)計(jì)能達(dá)到什么目標(biāo)？能夠完成簡(jiǎn)單的電子設(shè)備（器件）設(shè)計(jì)，如LED，LCD，Keyboard、VGA、NIC、USB等的控制程序的編制。為理解操作系統(tǒng)、計(jì)算機(jī)網(wǎng)絡(luò)原理等課程的學(xué)習(xí)打下基礎(chǔ)。能夠參加電子設(shè)計(jì)大賽和智能車等與硬件有關(guān)的比賽。問題5如何進(jìn)行實(shí)驗(yàn)？首先進(jìn)