清華數(shù)字電路(陳莉平)第四章

《數(shù)字電子技術(shù)基本教程》教學(xué)課件

清華大學(xué)

王紅陳莉平閻石聯(lián)系地址：清華大學(xué)自動(dòng)化系郵政編碼：100084電子信箱：wang_hong@聯(lián)系電話：(010)62792973第四章組合邏輯電路4.1組合邏輯電路的特點(diǎn)和分析方法4.1.1組合邏輯電路的特點(diǎn)和邏輯功能的描述一、組合邏輯電路的特點(diǎn)從功能上從電路結(jié)構(gòu)上任意時(shí)刻的輸出僅取決于該時(shí)刻的輸入不含記憶（存儲(chǔ)）元件二、邏輯功能的描述Y1、Y2、Y3的狀態(tài)只取決于A、B、C當(dāng)前的狀態(tài)例：4.1.2組合邏輯電路的分析方法把邏輯圖轉(zhuǎn)換成邏輯函數(shù)式或者真值表的方式，以便于更加直觀地展現(xiàn)電路所執(zhí)行的邏輯功能。例：分析電路的邏輯功能不能直觀顯示邏輯功能，進(jìn)一步列出真值表ABCD000000

00001

0

1

10010

0

1

10011

0

0

00100

1

0

10101

1

1

00110

1

1

00111

1

0

1100010

11001

1

1

01010

1

1

01011

1

0

11100

0

0

01101

0

1

11110

0

1

11111

0

0

0從表中可以看出：當(dāng)A、B、C、D中有奇數(shù)個(gè)為1時(shí)，Y=1；當(dāng)A、B、C、D中有偶數(shù)個(gè)為1或者沒(méi)有1時(shí)，Y=0。所以，這是一個(gè)奇偶檢測(cè)電路。4.2常用的組合邏輯電路譯碼：將輸入的代碼“翻譯”成另外一種代碼輸出。常用的有：二進(jìn)制譯碼器，二－十進(jìn)制譯碼器和七段顯示譯碼器等幾類(lèi)。1.二進(jìn)制譯碼器

例：2線－4線譯碼器雙2線－

4線譯碼器74HC139低電平輸出選通控制端74HC139的真值表：輸入輸出A1A01XX1

1

110001

1

100011

1

010101

0

110110

1

11利用附加的選通控制端進(jìn)行擴(kuò)展例：用74HC139（2線－4線譯碼器）

3線－8線譯碼器A2=0A2=1(1)(2)2.二－十進(jìn)制譯碼器將輸入的10個(gè)BCD代碼分別譯成10個(gè)輸出端上的高（或低）電平信號(hào)。

BCD碼以外的偽碼，輸出均無(wú)低電平信號(hào)產(chǎn)生例：74HC423.七段顯示譯碼器七段顯示譯碼器的功能時(shí)將BCD碼譯成七段字符顯示器驅(qū)動(dòng)電路所需的7位輸入代碼。BCD輸入輸出DCBAabcdefg字形00001111110000101100000010110110100111111001010001100110101101101101100011111011111100001000111111110011110011101000011011011001100111000100011110110010111110000111111110000000七段顯示譯碼器的真值表七段顯示譯碼器74LS49的邏輯圖當(dāng)接低電平時(shí)，字符顯示器處于熄滅狀態(tài)4.2.2編碼器編碼：將一組編碼輸入的每一個(gè)信號(hào)編成一個(gè)與之對(duì)應(yīng)的輸出代碼。普通編碼器正常工作時(shí)只允許輸入一個(gè)編碼信號(hào)，不允許同時(shí)輸入兩個(gè)以上的編碼輸入信號(hào)，否則輸出將出現(xiàn)錯(cuò)誤狀態(tài)。優(yōu)先編碼器同時(shí)有兩個(gè)以上的編碼輸入信號(hào)時(shí)，只對(duì)其中優(yōu)先權(quán)最高的一個(gè)進(jìn)行編碼。1.普通編碼器例：8線－3線普通編碼器輸入輸出I0I1I2I3I4I5I6I7Y2Y1Y01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111利用無(wú)關(guān)項(xiàng)化簡(jiǎn)，得：2.優(yōu)先編碼器例：8線－3線優(yōu)先編碼器（設(shè)I7優(yōu)先權(quán)最高…I0優(yōu)先權(quán)最低）輸入輸出I0I1I2I3I4I5I6I7Y2Y1Y010000000000X1000000001XX100000010XXX10000011XXXX1000100XXXXX1

00101XXXXXX1

0110XXXXXXX1

111低電平有效實(shí)例：74LS148選通輸入端為0時(shí)，電路工作選通輸出端為0時(shí)，電路工作無(wú)編碼輸入擴(kuò)展端為0時(shí)，電路工作有編碼輸入輸入輸出1XXXXXXXX11111011111111111010XXXXXXX0000100XXXXXX01001100XXXXX011010100XXXX0111011100XXX01111100100XX011111101100X01111111101000111111111110狀態(tài)11不工作01工作，但無(wú)輸入10工作，且有輸入00不可能出現(xiàn)附加輸出信號(hào)的狀態(tài)及含意控制端擴(kuò)展功能舉例：例： 用兩片8線-3線優(yōu)先編碼器

16線-4線優(yōu)先編碼器其中，的優(yōu)先權(quán)最高···狀態(tài)11不工作01工作，但無(wú)輸入10工作，且有輸入00不可能出現(xiàn)第一片為高優(yōu)先權(quán)只有(1)無(wú)編碼輸入時(shí)，(2)才允許工作第(1)片

時(shí)表示對(duì)

的編碼低3位輸出應(yīng)是兩片的輸出的“或”4.2.3數(shù)據(jù)選擇器由輸入的地址代碼指定從輸入的一組數(shù)據(jù)中選出一個(gè)送到輸出端A1A0Y11XX0000D10001D11010D12011D13例：“雙四選一”，74HC153

分析其中的一個(gè)“四選一”利用選通控制端擴(kuò)展

例：用兩個(gè)“四選一”接成“八選一”“四選一”只有2位地址輸入，從四個(gè)輸入中選中一個(gè)“八選一”的八個(gè)數(shù)據(jù)需要3位地址代碼指定其中任何一個(gè)4.2.4加法器1.一位加法器全加器：將兩個(gè)1位二進(jìn)制數(shù)及來(lái)自低位的進(jìn)位相加輸入輸出CIABSCO000000011001010011011001010101110011111174LS1832.多位加法器(1)串行進(jìn)位加法器優(yōu)點(diǎn)：簡(jiǎn)單缺點(diǎn)：慢(2)超前進(jìn)位加法器基本原理：加到第i位的進(jìn)位輸入信號(hào)是兩個(gè)加數(shù)第i位以前各位（0~j-1）的函數(shù)，可在相加前由A,B兩數(shù)確定。優(yōu)點(diǎn)：快，每1位的和及最后的進(jìn)位基本同時(shí)產(chǎn)生。缺點(diǎn)：電路復(fù)雜。4.2.5數(shù)值比較器用來(lái)比較兩個(gè)數(shù)的數(shù)值大小，給出“大于”、“小于”或者“相等”的輸出信號(hào)。1.一位數(shù)值比較器A、B比較有三種可能結(jié)果2.多位數(shù)值比較器原理：從高位比起，只有高位相等，才比較下一位。例如：74LS85例：比較兩個(gè)8位二進(jìn)制數(shù)的大小4.3.1簡(jiǎn)單電路的設(shè)計(jì)1.邏輯抽象分析因果關(guān)系，確定輸入/輸出變量定義邏輯狀態(tài)的含意（賦值）列出真值表2.從真值表寫(xiě)出邏輯函數(shù)式3.選定器件的類(lèi)型4.根據(jù)所選器件：對(duì)邏輯式化簡(jiǎn)（用門(mén)） 變換（用MSI） 或進(jìn)行相應(yīng)的描述（PLD）5.從邏輯式畫(huà)出邏輯圖

4.3組合邏輯電路的設(shè)計(jì)方法設(shè)計(jì)舉例：設(shè)計(jì)一個(gè)三人表決邏輯電路，規(guī)定必須有兩人以上同意，方案方可通過(guò)。1.抽象三人態(tài)度為A、B、C，且1狀態(tài)代表同意，0狀態(tài)代表不同意。表決結(jié)果以Z表示，且1為提案通過(guò)，0為未通過(guò)。2.寫(xiě)出邏輯表達(dá)式輸入變量輸出ABCZ000000100100011110001011110111113.選用小規(guī)模集成的門(mén)電路4.化簡(jiǎn)5.畫(huà)出邏輯圖用與門(mén)和或門(mén)用與非門(mén)采用中規(guī)模集成的常用組合邏輯電路設(shè)計(jì)一、選用數(shù)據(jù)選擇器1.抽象2.寫(xiě)出邏輯表達(dá)式3.變換4.畫(huà)出邏輯圖采用中規(guī)模集成的常用組合邏輯電路設(shè)計(jì)二、選用譯碼器和門(mén)電路1.抽象2.寫(xiě)出邏輯表達(dá)式3.變換4.畫(huà)出邏輯圖4.3.2復(fù)雜電路的設(shè)計(jì)采用層次化的設(shè)計(jì)方法將整個(gè)邏輯電路劃分成若干個(gè)比較大的頂級(jí)模塊。再將其逐級(jí)劃分成更小的模塊，直到劃分為能夠?qū)崿F(xiàn)的、規(guī)模較小的底層模塊電路為止。實(shí)現(xiàn)方式自頂向下