第2章 基本邏輯運算及集成邏輯門

第二章基本邏輯運算及集成邏輯門2.1基本邏輯運算

2.2常用復合邏輯

2.3正負邏輯2.4集成邏輯門2.1基本邏輯運算

具有“真”與“假”兩種可能，并且可以判定其“真”、“假”的陳述語句叫邏輯變量。一般用英文大寫字母A，B，C，…表示。例如，“開關A閉合著”，“電燈F亮著”，“開關D開路著”等均為邏輯變量，可分別將其記作A，F(xiàn)，D；“開關B不太靈活”，“電燈L價格很貴”等均不是邏輯變量。

邏輯變量只有“真”、“假”兩種可能，在邏輯數(shù)學中，把“真”、“假”稱為邏輯變量的取值，簡稱邏輯值，也叫邏輯常量。通常用“1”表示“真”，用“0”表示“假”，或者相反。本教材中，若不作特別說明，“1”就代表“真”，“0”就代表“假”。雖然“1”和“0”叫邏輯值或邏輯常量，但是它們沒有“大小”的含義，也無數(shù)量的概念。它們只是代表邏輯“真”、“假”的兩個形式符號。

一個結論成立與否，取決于與其相關的前提條件是否成立。結論與前提條件之間的因果關系叫邏輯函數(shù)。通常記作：F=f(A,B,C,…)

邏輯函數(shù)F也是一個邏輯變量，叫做因變量或輸出變量。因此它們也只有“1”和“0”兩種取值，相對地把A，B，C，…叫做自變量或輸入變量?；具壿嫼瘮?shù)

與邏輯或邏輯非邏輯與運算(邏輯乘)

或運算(邏輯加)

非運算(邏輯非)

2.1.1與邏輯(與運算、邏輯乘)

決定某一結論的所有條件同時成立，結論才成立，這種因果關系叫與邏輯，也叫與運算或叫邏輯乘。以圖2-1所示開關控制燈亮為例，定義：開關A、B閉合位“真”，開關A、B斷開為“假”，燈F亮為“真”，滅為“假”。其對應關系如表2-1(a)所示。用“1”代表邏輯“真”，用“0”代表邏輯“假”，則表2-1(a)可改為表2-1(b)的形式。這種表格叫真值表。所謂真值表，就是將輸入變量的所有可能的取值組合對應的輸出變量的值一一列出來的表格。它是描述邏輯功能的一種重要形式。表2–1與邏輯的真值表(a)(b)ABFABF假假假真真假真真假假假真000110110001圖2–1與門邏輯電路實例圖

由表2-1可知，上述三個語句之間的因果關系屬于與邏輯。其邏輯表達式(也叫邏輯函數(shù)式)為：F=A·B讀作“F等于A乘B”。在不致于混淆的情況下，可以把符號“·”省掉。在有些文獻中，也采用∩、∧、&等符號來表示邏輯乘。由表2-1的真值表可知，邏輯乘的基本運算規(guī)則為：0·0=00·1=01·0=01·1=10·A=01·A=A

A·A=A

實現(xiàn)“與運算”的電路叫與門，其邏輯符號如圖2-2所示，其中圖(a)是我國常用的傳統(tǒng)符號，圖(b)為國外流行符號，圖(c)為國家標準符號。圖2–2與門的邏輯符號

2.1.2或邏輯(或運算、邏輯加)

決定某一結論的所有條件中，只要有一個成立，則結論就成立，這種因果關系叫或邏輯。以圖2-3所示開關控制燈亮為例，定義：開關A、B閉合位“真”，開關A、B斷開為“假”，燈F亮為“真”，滅為“假”。其真值表如表2-2所示。圖2–3或門邏輯電路實例圖表2–2或邏輯的真值表

(a)(b)ABFABF假假假真真假真真假真真真000110110111

由表2-2可知，上述三個語句之間的因果關系屬于或邏輯。其邏輯表達式為：

F=A+B讀作“F等于A加B”。有些文獻也采用∪、∨等符號來表示邏輯加。由表2-2的真值表可知，邏輯加的運算規(guī)則為：

0+0=00+1=11+0=11+1=1 0+A=A1+A=1A+A=A

實現(xiàn)“或運算”的電路叫或門，其邏輯符號如圖2-3所示。圖2–4或門的邏輯符號

2.1.3非邏輯(非運算、邏輯反)

若前提條件為“真”，則結論為“假”；若前提條件為“假”，則結論為“真”。即結論是對前提條件的否定，這種因果關系叫非邏輯。例如，對圖2-5所示電路的功能作如下描述：“若開關A斷開，則電燈F就亮”。把以上兩個陳述句分別記作A、F，則其真值表如表2-3所示。圖2–5非門邏輯電路實例圖

(a)(b)AFAF假真真假0110表2–3非邏輯的真值表

由表2-3的真值表可知，上述兩個語句之間的因果關系屬于非邏輯，也叫非運算或者叫邏輯反。其邏輯表達式為：讀作“F等于A非”。通常稱A為原變量，為反變量，二者共同稱為互補變量。完成“非運算”的電路叫非門或者叫反相器，其邏輯符號如圖2-6所示。非運算的運算規(guī)則是：圖2–6非門的邏輯符號(a)常用符號；(b)國外流行符號；(c)國標符號2.2常用復合邏輯

2.2.1“與非”邏輯“與非”邏輯是“與”邏輯和“非”邏輯的組合。先“與”再“非”。其表達式為圖2–7與非門的邏輯符號(a)常用符號；(b)國外流行符號；(c)國標符號實現(xiàn)“與非”邏輯運算的電路叫“與非門”。其邏輯符號如圖2-7所示。

2.2.2“或非”邏輯“或非”邏輯是“或”邏輯和“非”邏輯的組合。先“或”后“非”。其表達式為：實現(xiàn)“或非”邏輯運算的電路叫“或非門”。其邏輯符號如圖2-8所示。圖2–8或非門的邏輯符號(a)常用符號；(b)國外流行符號；(c)國標符號

2.2.3“與或非”邏輯“與或非”邏輯是“與”、“或”、“非”三種基本邏輯的組合。先“與”再“或”最后“非”。其表達式為：

實現(xiàn)“與或非”邏輯運算的電路叫“與或非門”。其邏輯符號如圖2-9所示。圖2–9與或非門的邏輯符號(a)常用符號；(b)國外流行符號；(c)國標符號

2.2.4“異或”邏輯及“同或”邏輯

1.兩變量的“異或”及“同或”邏輯

若兩個輸入變量A、B的取值相異，則輸出變量F為1；若A、B的取值相同，則F為0。這種邏輯關系叫“異或”邏輯，其邏輯表達式為：讀作“F等于A異或B”。實現(xiàn)“異或”運算的電路叫“異或門”。其邏輯符號如圖2-10所示。圖2–10異或門的邏輯符號(a)常用符號；(b)國外流行符號；(c)國標符號

若兩個輸入變量A、B的取值相同，則輸出變量F為1；若A、B取值相異，則F為0。這種邏輯關系叫“同或”邏輯。其邏輯表達式為：⊙實現(xiàn)“同或”運算的電路叫“同或門”。其邏輯符號如圖2-11所示。圖2–11同或門的邏輯符號(a)常用符號；(b)國外流行符號；(c)國標符號兩變量的“異或”及“同或”邏輯的真值表如表2-4所示。表2-4“異或”及“同或”邏輯真值表AB0001101101101001⊙

反函數(shù)的定義：對于輸入變量的所有取值組合，函數(shù)F1和F2的取值總是相反，則稱F1和F2互為反函數(shù)。記作：由表2-4可知，兩變量的“異或邏輯”和“同或邏輯”互為反函數(shù)。即由對偶規(guī)則(見第三章)可知，AB和A⊙B互為對偶式?！选?/p>

2.多變量的“異或”及“同或”邏輯

多變量的“異或”或“同或”運算，要利用兩變量的“異或門”或“同或門”來實現(xiàn)。實現(xiàn)電路分別如圖2-12和圖2-13所示。圖2–12多變量的“異或”電路圖2–13多變量的“同或”電路

(1)n個變量的“異或”邏輯的輸出值和輸入變量取值的對應關系是：輸入變量的取值組合中，有奇數(shù)個1時，“異或”邏輯的輸出值為1；反之，輸出值為0。利用此特性，可作為奇偶校驗碼校驗位的產生電路?！爱惢颉边壿嬰娐?，可以用作奇校驗碼的接收端的錯碼檢測電路。當它輸出“0”時，表示輸入代碼有錯碼；當它輸出“1”時，表示輸入代碼基本無錯碼。(有可能有偶數(shù)位錯碼，但發(fā)生的概率很小。)也可用于偶校驗碼的錯碼檢測，只是其輸出值“1”和“0”的含義與檢測奇校驗碼時相反。

(2)偶數(shù)個變量的“同或”，等于這偶數(shù)個變量的“異或”之非。如：A⊙B=A⊙B⊙C⊙D=

奇數(shù)個變量的“同或”，等于這奇數(shù)個變量的“異或”。如：A⊙B⊙C=2.3正負邏輯

2.3.1正負邏輯在數(shù)字系統(tǒng)中，邏輯值是用邏輯電平表示的。若用邏輯高電平UOH表示邏輯“真”，用邏輯低電平UOL表示邏輯“假”，則稱為正邏輯；反之，則稱為負邏輯。本教材采用正邏輯。

當規(guī)定“真”記作“1”，“假”記作“0”時，正邏輯可描述為：若UOH代表“1”，UOL代表“0”，則為正邏輯；反之，則為負邏輯。

UOH和UOL統(tǒng)稱為邏輯電平，其值因邏輯器件內部結構不同而異。

2.3.2邏輯運算的優(yōu)先級別

邏輯運算的優(yōu)先級別決定了邏輯運算的先后順序。在求解邏輯函數(shù)時，應首先進行級別高的邏輯運算。各種邏輯運算的優(yōu)先級別，由高到低的排序如下：長非號是指非號下有多個變量的非號。

分立元件門電路補充一點主要要求：

理解三極管的開關特性。

了解與門、或門、非門、與非門電路及其工作原理。

分立元件門電路三極管為什么能用作開關？

怎樣控制它的開和關？當輸入uI為低電平，使

uBE<Uth時，三極管截止。

iB0，iC0，C、E間相當于開關斷開。

三極管關斷的條件和等效電路IC(sat)QAuCEUCE(sat)OiCMNIB(sat)TS負載線臨界飽和線

飽和區(qū)放大區(qū)一、三極管的開關特性

截止區(qū)uBE<UthBEC三極管截止狀態(tài)等效電路uI=UILuBE+-Uth為門限電壓(一)靜態(tài)開關特性IC(sat)QAuCEUCE(sat)OiCMNIB(sat)TS臨界飽和線

飽和區(qū)放大區(qū)

uI增大使

iB增大，從而工作點上移，iC增大，uCE減小。截止區(qū)uBE<UthBEC三極管截止狀態(tài)等效電路

S為放大和飽和的交界點，這時的iB稱臨界飽和基極電流，用IB(sat)表示；相應地，IC(sat)為臨界飽和集電極電流；UBE(sat)為飽和基極電壓；

UCE(sat)為飽和集電極電壓。對硅管，UBE(sat)0.7V，UCE(sat)0.3V。在臨界飽和點三極管仍然具有放大作用。

uI增大使uBE>Uth時，三極管開始導通，iB>0，三極管工作于放大導通狀態(tài)。一、三極管的開關特性

(一)靜態(tài)開關特性IC(sat)QAuCEUCE(sat)OiCMNIB(sat)TS臨界飽和線

飽和區(qū)放大區(qū)截止區(qū)uBE<UthBEC三極管截止狀態(tài)等效電路uI=UIH三極管開通的條件和等效電路當輸入

uI為高電平，使iB≥

IB(sat)時，三極管飽和。

uBE+-uBE

UCE(sat)0.3V0，C、E間相當于開關合上。

iB≥

IB(sat)BEUBE(sat)CUCE(sat)三極管飽和狀態(tài)等效電路一、三極管的開關特性

(一)靜態(tài)開關特性

iB愈大于IB(Sat)，

則飽和愈深。由于UCE(Sat)

0，因此飽和后iC基本上為恒值，

iC

IC(Sat)=開關工作的條件

截止條件

飽和條件uBE＜

UthiB＞

IB(Sat)

可靠截止條件為uBE≤0

[例]下圖電路中=50,UBE(on)=0.7V,UIH=3.6V,UIL=0.3V,為使三極管開關工作,試選擇

RB值。解：(1)根據(jù)開關工作條件確定

RB取值uI=UIL=0.3V時,三極管滿足截止條件uI=UIH=3.6V時,為使三極管飽和,應滿足

iB>IB(sat)因為iB=IHB-0.7VUR所以求得RB<29k，可取標稱值27k。（一）二極管與門電路二、二極管門電路二極管與門電路

邏輯符號

與門真值表

001YBA輸出輸入111010000邏輯表達式Y=ABUIH=3VUIL=0V

（二）二極管或門電路二極管或門電路

邏輯符號

邏輯表達式Y=A+B或門真值表

101YBA輸出輸入111110000三、三極管非門電路非門真值表

YA輸出輸入0110非門電路

邏輯符號

邏輯表達式Y=A2.4集成邏輯門把若干個有源器件和無源器件及其連線，按照一定的功能要求，制做在同一塊半導體基片上，這樣的產品叫集成電路。若它完成的功能是邏輯功能或數(shù)字功能，則稱為邏輯集成電路或數(shù)字集成電路。最簡單的數(shù)字集成電路是集成邏輯門。集成邏輯門，按照其組成的有源器件的不同可分為兩大類：一類是雙極性晶體管邏輯門；另一類是單極性絕緣柵場效應管邏輯門，簡稱MOS門。

雙極性晶體管邏輯門主要有TTL門(晶體管-晶體管邏輯門)、ECL門(射極耦合邏輯門)和I2L門(集成注入邏輯門)等。

單極性MOS門主要有PMOS門(P溝道增強型MOS管構成的邏輯門)、NMOS門(N溝道增強型MOS管構成的邏輯門)和CMOS門(利用PMOS管和NMOS管構成的互補電路構成的門電路，故又叫做互補MOS門

2.4.1TTL與非門典型的TTL與非門的電路圖如圖2-13(a)所示。圖2–13典型的TTL與非門電路

(a)電路原理圖；(b)多射極晶體管的等效電路(二)TTL與非門的工作原理0.3V3.6V3.6V

輸入端有一個或數(shù)個為低電平時，輸出高電平。輸入低電平端對應的發(fā)射結導通，uB1=0.7V+0.3V=1VV1管其他發(fā)射結因反偏而截止。因為抗飽和三極管V1的集電結導通電壓為0.4V，而V2、V5發(fā)射結導通電壓為0.7V，因此要使V1集電結和V2、V5發(fā)射結導通，必須uB1≥1.8V。

這時V2、V5截止。1V(二)TTL與非門的工作原理0.3V3.6V3.6V

輸入端有一個或數(shù)個為低電平時，輸出高電平。輸入低電平端對應的發(fā)射結導通，uB1=0.7V+0.3V=1VV1管其他發(fā)射結因反偏而截止。這時V2、V5截止。截止截止

uC2

VCC=5V，5VV3、V4導通。導通導通uO

=

5V

-

0.7

V

-

0.7

V

=

3.6

V。因此，輸入有低電平時，輸出為高電平。1V(二)TTL與非門的工作原理

輸入均為高電平時，輸出低電平。3.6V3.6V3.6V因此，V1發(fā)射結反偏而集電極正偏，處于倒置狀態(tài)。1.8V倒置放大

VCC經

R1使

V1集電結和

V2、V5發(fā)射結導通，使uB1=1.8V。這時V2、V5飽和。飽和飽和1V使V3導通，而V4截止。截止導通

uO

=UCE5(sat)0.3VuC2=UCE2(sat)+uBE5=0.3V+0.7V=1V因此，輸入均為高電平時，輸出為低電平。綜上所述,該電路實現(xiàn)了與非邏輯功能,即

TTL電路輸入端懸空時相當于輸入高電平。注意當輸入端至少有一端接低電平(0.3V)時，輸出為高電平(3.6V)；當輸入端全部接高電平(3.6V)時，輸出為低電平(0.3V)。由此可見，該電路的輸出和輸入之間滿足“與非”邏輯關系

(3)輸入端全部懸空。

TTL電路的某輸入端懸空，可以等效地看作該端接入了邏輯高電平。實際電路中，懸空易引入干擾，故對不用的輸入端一般不懸空，應作相應的處理。

(4)一個輸入端通過電阻RE接地，其它輸入端接高電平。

只要RE≤0.7kΩ，其端電壓就相當于邏輯低電平。使與非門輸出高電平，即與非門處于關門狀態(tài)。只要RE≥2kΩ，其效果相當于在該端接入了高電平，與非門輸出低電平，即與非門處于開門狀態(tài)。圖2–14一個輸入端接電阻當與非門的某一輸入端通過電阻RE接參考地(其它輸入端接高電平)時，為使與非門可靠地工作在關門狀態(tài)，RE所允許的最大阻值叫該與非門的關門電阻，記作ROFF。為使與非門可靠地工作在開門狀態(tài)，RE所允許的最小阻值叫該與非門的開門電阻，記作RON。由上述分析可知，典型TTL與非門的ROFF=0.7kΩ，RON=2kΩ。在工程技術中，TTL與非門的ROFF和RON分別取值為0.5kΩ和2kΩ。綜合上述，當TTL與非門的某一輸入端通過電阻R接地時，若R≤0.5kΩ，則該端相當于輸入邏輯低電平；若R≥2kΩ，則該端相當于輸入邏輯高電平。

3.主要參數(shù)

(1)輸出高電平UOH和輸出低電平UOL。與非門至少一個輸入端接低電平時的輸出電壓叫輸出高電平，記作UOH。不同型號的TTL與非門，其內部結構有所不同，故其UOH也不一樣。即使同一個與非門，其UOH也隨負載的變化表現(xiàn)出不同的數(shù)值。但是只要在2.4~3.6V之間即認為合格。UOH的標準值是3V。與非門的所有輸入端都接高電平時的輸出電壓叫輸出低電平，記作UOL。其值只要在0~0.5V之間即認為合格。UOL的標準值是0.3V。

(2)開門電平UON和關門電平UOFF。

開門電平UON是保證與非門輸出標準低電平時，允許輸入的高電平的最小值。只有輸入電平大于UON，與非門才進入開門狀態(tài)，輸出低電平。即UON是為使與非門進入開門狀態(tài)所需要輸入的最低電平。一般產品規(guī)定UON在1.4~1.8V之間。

關門電平UOFF是保證與非門輸出標準高電平的90%(2.7V)時，允許輸入的低電平的最大值。只有輸入電平低于UOFF，與非門才進入關門狀態(tài)，輸出高電平。即UOFF是為使與非門進入關門狀態(tài)所需要輸入的最高電平。一般產品規(guī)定UOFF在0.8~1V之間。

(3)噪聲容限UNH和UNL。當與非門的輸入端全接高電平時，其輸出應為低電平，但是若輸入端竄入負向干擾電壓，就會使實際輸入電平低于UON，致使輸出電壓不能保證為低電平。在保證與非門輸出低電平的前提條件下，允許疊加在輸入高電平上的最大負向干擾電壓叫高電平噪聲容限(或叫高電平干擾容限)，記作UNH。其值一般為：UNH=UIH-UON=3-1.8=1.2V式中，UIH=3V是輸入高電平的標準值。當與非門的輸入端接有低電平時，其輸出應為高電平。若輸入端竄入正向干擾，以致使輸入低電平疊加上該干擾電壓后大于UOFF，則輸出就不能保證是高電平。在保證與非門輸出高電平的前提下，允許疊加在輸入低電平上的最大正向干擾電壓叫低電平噪聲容限(或叫低電平干擾容限)，記作UNL。

其值一般為：UNL=UOFF-UIL=0.8-0.3=0.5V式中，UIL=0.3V是輸入低電平的標準值。

(4)平均傳輸延遲時間tpd。平均傳輸延遲時間是衡量門電路運算速度的重要指標。當輸入端接入輸入信號后，需要經過一定的時間td，才能在輸出端產生對應的輸出信號。td就叫傳輸延遲時間。從輸入端接入高電平開始，到輸出端輸出低電平為止，所經歷的時間叫導通延遲時間，記作tpHL。從輸入端接入低電平開始，到輸出端輸出高電平為止，所經歷的時間叫截止延遲時間，記作tpLH。平均傳輸延遲時間tpd是tpHL和tpLH的平均值，即

(5)空載功耗。輸出端不接負載時，門電路消耗的功率叫空載功耗。動態(tài)功耗是門電路的輸出狀態(tài)由UOH變?yōu)閁OL(或相反)時，門電路消耗的功率。

靜態(tài)功耗是門電路的輸出狀態(tài)不變時，門電路消耗的功率。靜態(tài)功耗又分為截止功耗和導通功耗。

截止功耗POFF是門輸出高電平時消耗的功率；導通功耗PON是門輸出低電平時消耗的功率。導通功耗大于截止功耗。作為門電路的功耗指標通常是指空載導通功耗。TTL門的功耗范圍為1~22mW。

(6)功耗延遲積M。門的平均延遲時間tpd和空載導通功耗PON的乘積叫功耗延遲積或功耗速度積，也叫品質因數(shù)，簡稱pd積。記作MM=PON·tpd若PON的單位是mW，tpd的單位是ns，則M的單位是pJ(微微焦耳)。M是全面衡量一個門電路品質的重要指標。M越小，其品質越高。

74系列TTL門的延遲時間及功耗如表2-5所示。表2–574系列TTL與非門的傳輸延遲時間tpd和功耗PON產品型號傳輸延遲時間tpd/ns功耗PON/mW

產品名稱的意義74001010標準TTL74H00622高速TTL74L00331低功耗TTL74S00319肖特基TTL74LS009.52低功耗肖特基TTL74ALS003.51.3先進低功耗肖特基TTL74AS0038先進肖特基TTL

(7)輸入短路電流IIS和輸入漏電流IIH。

輸入短路電流IIS是把與非門的一個輸入端直接接地(其它輸入端懸空)時，由該輸入端流向參考地的電流，也叫低電平輸入電流。IIS的典型值約為1.5mA。

輸入漏電流IIH是把與非門的一個輸入端接高電平(其它輸入端懸空)時，流入該輸入端的電流，也叫高電平輸入電流。

(8)最大灌電流IOLmax和最大拉電流IOHmax。

IOLmax是在保證與非門輸出標準低電平的前提下，允許流進輸出端的最大電流，一般為十幾毫安。

IOHmax是在保證與非門輸出標準高電平并且不出現(xiàn)過功耗的前提下，允許流出輸出端的最大電流，一般為幾毫安。

(9)扇入系數(shù)NI。扇入系數(shù)是門電路的輸入端數(shù)。一般NI≤5，最多不超過8。

(10)扇出系數(shù)NO。扇出系數(shù)NO是在保證門電路輸出正確的邏輯電平和不出現(xiàn)過功耗的前提下，其輸出端允許連接的同類門的輸入端數(shù)。

NO由IOLmax/IIS和IOHmax/IIH中的較小者決定。一般NO≥8，NO越大，表明門的負載能力越強。

(11)最小負載電阻RLmin。

RLmin是為保證門電路輸出正確的邏輯電平，在其輸出端允許接入的最小電阻(或最小等效電阻)。為了輸出正確的邏輯高電平，RL的阻值必須使如下的不等式成立：即亦即對于TTL標準系列，按上式求得的RLmin的阻值范圍為150~200Ω，為留有余地，一般取RLmin=200Ω。在實際工作中，應根據(jù)給定的參數(shù)按上式進行計算。

(12)輸入高電平UIH和輸入低電平UIL。一般取UIH≥2V，UIL≤0.8V。作業(yè)：書P382(2)(4),7(a)(b)2.4.2OC門和三態(tài)門

一般的TTL門電路，不能把兩個或兩個以上的TTL門電路的輸出端直接并接在一起。

OC門和三態(tài)門是允許輸出端直接并接在一起的兩種TTL門。

1.OC門(集電極開路門)OC門的典型電路及邏輯符號如圖2-18所示。圖2–18OC門電路(a)電路；(b)常用符號；(c)國標符號

(1)電路結構及功能分析。

OC門的電路特點是其輸出管的集電極開路。使用時，必須外接“上拉電阻RC”和+UCC相連。多個OC門輸出端相連時，可以共用一個上拉電阻RC，如圖2-19所示。圖2–19多個OC門并聯(lián)(a)線與邏輯電路；(b)等效邏輯圖

OC門外接上拉電阻RC后，就是一個與非門。

F與F1、F2之間是“與”邏輯關系，即

F=F1·F2

由于這種“與”邏輯是兩個OC門的輸出線直接相連實現(xiàn)的，故稱作“線與”。圖2-19實現(xiàn)的邏輯表達式為：

F=F1·F2=AB·CD

除了TTL與非門可以做成OC門外，其它TTL門也可做成OC門，并且也能實現(xiàn)“線與”或“線或”。

(2)RC的計算。

RC的選取原則是保證OC門輸出的高電平不低于UOHmin；輸出的低電平不大于UOLmax。

在OC門的實際應用中，經常需要多個OC門并聯(lián)后為多個負載門提供輸入信號。圖2-20(a)、(b)是n個OC門并聯(lián)后為負載門的m個輸入端提供輸入信號的兩種情況。圖2–20外接上拉電阻的計算

上拉電阻RC的取值范圍是：

RCmin≤RC≤RCmax式中，IOLmax是一個OC門允許的最大灌電流。

(3)OC門的應用。①實現(xiàn)多路信號在總線(母線)上的分時傳輸，如圖2-21所示。圖2–21OC門實現(xiàn)總線傳輸②實現(xiàn)電平轉換——抬高輸出高電平。

③驅動非邏輯性負載。圖2-22OC門驅動非邏輯性負載圖2-22(a)是用來驅動發(fā)光二極管(LED)的。當OC門輸出UOL時，LED導通發(fā)光；當OC門輸出UOH時，LED截止熄滅。圖2-22(b)是用來驅動干簧繼電器的。圖2-22(c)是用來驅動脈沖變壓器的。圖2-22(d)是用來驅動電容負載的，構成鋸齒波發(fā)生器。④用來實現(xiàn)“與或非”運算。利用反演律可把圖2-19的輸出函數(shù)變換為：F=AB·CD=AB+CD

用OC門實現(xiàn)“與或非”運算，要比用其它門的成本低。OC門的外接電阻的大小會影響系統(tǒng)的開關速度，其值越大，工作速度越低。由于它只能在RCmin和RCmax之間取值，開關速度受到限制，故OC門只適用于開關速度不高的場合。

2.三態(tài)門(TS門或TSL門)

一種三態(tài)與非門的電路及邏輯符號如圖2-23所示。圖2–23三態(tài)TTL與非門符號(a)常用符號；(b)國外流行符號；(c)國標符號

(1)功能分析。在圖2-23(a)中，G端為控制端，也叫選通端或使能端。A端與B端為信號輸入端，F(xiàn)端為輸出端。當G=0(即G端輸入低電平)時，三態(tài)門和普通與非門一樣，完成“與非”功能，即F=A·B。這是三態(tài)門的工作狀態(tài)，也叫選通狀態(tài)。當G=1(即G端輸入高電平)時，這時三態(tài)門相對負載而言呈現(xiàn)高阻抗，故稱這種狀態(tài)為高阻態(tài)或懸浮狀態(tài)，也叫禁止狀態(tài)。該三態(tài)門的真值表如表2-7所示。GABF1XX000001010011高阻1110表2-7三態(tài)門的真值表

(2)分類。三態(tài)門可以按如下的方式分類：①按邏輯功能分為四類，即三態(tài)與非門、三態(tài)緩沖門、三態(tài)非門(三態(tài)倒相門)、三態(tài)與門。其邏輯符號如圖2-24所示。②按控制模式分為兩類，即低電平有效的三態(tài)門和高電平有效的三態(tài)門。低電平有效的三態(tài)門是指當G=0時，三態(tài)門工作；當G=1時，三態(tài)門禁止。其邏輯符號如圖2-24(a)所示。這類三態(tài)門也叫做低電平選通的三態(tài)門。高電平有效的三態(tài)門是指當G=1時，三態(tài)門工作；當G=0時，三態(tài)門禁止。其邏輯符號如圖2-24(b)所示。這類三態(tài)門也叫做高電平選通的三態(tài)門。

圖2–24各種三態(tài)門的邏輯符號③按其內部的有源器件分為兩類，即三態(tài)TTL門和三態(tài)MOS門。(3)用途。三態(tài)門主要用來實現(xiàn)多路數(shù)在總線上的分時傳送，如圖2-25(a)所示。為實現(xiàn)這一功能，必須保證在任何時刻只有一個三態(tài)門被選通，即只有一個門向總線傳送數(shù)據(jù)；否則，會造成總線上的數(shù)據(jù)混亂，并且損壞導通狀態(tài)的輸出管。傳送到總線上的數(shù)據(jù)可以同時被多個負載門接收，也可在控制信號作用下，讓指定的負載門接收。圖2–25三態(tài)門的應用(a)三態(tài)門用于總線傳輸；(b)三態(tài)門實現(xiàn)雙向傳送

利用三態(tài)門可以實現(xiàn)信號的可控雙向傳送，如圖2-25(b)所示。當G=0時，門1選通，門2禁止，信號由A傳送到B；當G=1時，門1禁止，門2選通，信號由B傳送到A。

3.三態(tài)門和OC門的性能比較

(1)三態(tài)門的開關速度比OC門快。

(2)允許接到總線上的三態(tài)門的個數(shù)，原則上不受限制，但允許接到總線上的OC門的個數(shù)受到上拉電阻RC的取值條件的限制。

(3)OC門可以實現(xiàn)“線與”邏輯，而三態(tài)門則不能。

TTL產品中除與非門外，還有或非門、與或非門、與門、或門、異或門等。

2.4.3MOS集成邏輯門

MOS邏輯門是用絕緣柵場效應管制作的邏輯門。MOS邏輯電路有PMOS、NMOS和CMOS三種類型。

PMOS邏輯電路是用P溝道MOS管制作的。

NMOS邏輯電路是用N溝道MOS管制作的。

CMOS邏輯電路是用P溝道和N溝道兩種MOS管構成的互補電路制作的。和PMOS、NMOS電路相比，CMOS電路的工作速度高，功耗小，并且可用正電源，便于和TTL電路連接。

MOS門的各項指標的定義和TTL門的相同，只是數(shù)值有所差異。對于NMOS和CMOS門，若電源電壓為UDD時，UOH≈UDD，UOL≈0;UIH≈UDD，UIL≈0。

由于UDD的取值在3~20V之間，故輸入電平擺幅和輸出電平擺幅都很大，所以抗干擾能力強。若把CMOS改用雙電源(±UDD或+UDD和-USS)供電，則高低電平的擺幅更大，噪聲容限更大。

1.CMOS反相門(CMOS非門)CMOS反相器的電路圖如圖2-26所示。圖2–26CMOS門反相器電路

當UI=UIL=0V時，UO=UOH≈UDD，即輸出高電平。當UI=UIH=UDD時，UO=UOL≈0，即輸出低電平?？梢娫撾娐穼崿F(xiàn)了“非邏輯”功能。

2.CMOS與非門圖2-27CMOS與非門電路

F和A、B之間是“與非邏輯”關系。即F=A·B

3.CMOS或非門

圖2-28CMOS或非門電路該電路的F和A、B之間是“或非”邏輯關系，即F=A+B利用與非門、或非門、非門，可以構成與門、或門、與或非門、異或門、異或非門(同或門)等。

4.CMOS傳輸門

CMOS傳輸門它由一個NMOS管V1和一個PMOS管V2并聯(lián)而成。V1和V2的源極和漏極分別相接作為傳輸門的輸入端和輸出端。兩管的柵極是一對互補控制端，C端叫高電平控制端，C端叫低電平控制端。兩管的襯底均不和源極相接，NMOS管的襯底接地，PMOS管的襯底接正電源UDD。圖2–29CMOS傳輸門

(a)電路；(b)符號當C=UDD,C=0V時，輸入端與輸出端之間形成導電通路，相當于開關接通。當C=0，C=UDD時，輸入端與輸出端之間呈現(xiàn)高阻抗狀態(tài)，相當于開關斷開。由于MOS管的結構對稱，其漏極和源極可以互換，因而TG的輸入端和輸出端可以互換使用，即TG是雙向器件。把一個傳輸門TG和一個非門按圖2-30(a)連接起來，即可構成模擬開關，其符號如圖2-30(b)所示。當C=1時，開關接通；當C=0時，開關斷開。該模擬開關也是雙向器件。圖2–30CMOS模擬開關(a)電路；(b)符號6.CMOS邏輯電路的特點(與TTL門比較)(1)工作速度比TTL稍低。(2)輸入阻抗高，可達108Ω。(3)扇出系數(shù)NO大。(4)靜態(tài)功耗小。(5)集成度高。(6)電源電壓允許范圍大，約為3~20V。(7)輸出高低電平擺幅大。

(8)抗干擾能力強。

(9)溫度穩(wěn)定性好。

(10)抗輻射能力強。

(11)電路結構簡單(CMOS與非門只有四個管子構成，而TTL與非門共有五個管子和五個電阻)，工藝容易(做一個MOS管要比做一個電阻更容易，而且占芯片面積小)，故成本低。

(12)輸入高、低電平UIH和UIL均受電源電壓UDD的限制。

(13)拉電流IOL<5mA，要比TTL門的IOL(可達20mA)小得多。

2.4.4集成邏輯門使用中的實際問題

1.多余輸入端的處理

(1)TTL門。

TTL門的輸入端懸空，相當于輸入高電平。但是，為防止引入干擾，通常不允許其輸入端懸空。對于與門和與非門的多余輸入端，可以使其輸入高電平。具體措施是將其(1)通過電阻R(約幾千歐)接+UCC，(2)或者通過大于2kΩ的電阻接地。(3)在前級門的扇出系數(shù)有富余的情況下，也可以和有用輸入端并聯(lián)連接。對于或門及或非門的多余輸入端，可以使其輸入低電平。具體措施是(1)通過小于500Ω的電阻接地(2)或直接接地。(3)在前級門的扇出系數(shù)有富余時，也可以和有用輸入端并聯(lián)連接。對于與或非門，若某個與門多余，則其輸入端應全部輸入低電平(接地或通過小于500Ω的電阻接地)，或者與另外同一個門的有用端并聯(lián)連接(但不可超出前級門的扇出能力)。若與門的部分輸入端多余，處理方法和單個與門方法一樣。