重慶大學計算機組成原理試題集(含部分答案)

《計算機組成原理》試題集一、選擇題在每小題列出的四個備選項中只有一個是符合題目要求的，請將其代碼填寫在題后的括號內(nèi)。1．反映計算機基本功能的是（）A）操作系統(tǒng)B）系統(tǒng)軟件C）指令系統(tǒng)D）數(shù)據(jù)庫系統(tǒng)2．若二進制數(shù)為1111.101，則相應的十進制數(shù)為（）A）15.625B）15.5C）14.625D）14.53．若十進制數(shù)為132.75，則相應的十六進制數(shù)為（）A）21.3B）84.CC）24.6D）84.64．若十六進制數(shù)為A3.5，則相應的十進制數(shù)為（）A）172.5B）179.3125C）163.3125D）188.55．若十六進制數(shù)為B5.4，則相應的十進制數(shù)為（）A）176.5B）176.25C）181.25D）181.56．設有二進制數(shù)x=－1101101，若采用8位二進制數(shù)表示，則[x]補=（）A）11101101B）10010011C）00010011D）100100107．若［X］補=1.1011，則真值X是（）A）-0.1011B）-0.0101C）0.1011D）0.01018．若x=1011，則[x]補=（）A）01011B）1011C）0101D）101019．若[X]補=0.1011，則真值X=（）A）0.1011B）0.0101C）1.1011D）1.010110．某機字長8位，含一位數(shù)符，采用原碼表示，則定點小數(shù)所能表示的非零最小正數(shù)為（）A）2-9B）2-8C）1-2-7D）2-711．一個n+1位整數(shù)原碼的數(shù)值范圍是（）A）-1n+1<x<2n-1B）-2n+1≤x<2n-1C）-2n+1<x≤2n-1D）-2n+1≤x≤2n-112．n+1位的定點小數(shù)，其補碼表示的數(shù)值范圍是（）A）-1≤x≤1-2-nB）-1＜x≤1-2-nC）-1≤x＜1-2-nD）-1＜x＜1-2-n13．定點小數(shù)反碼[x]反=x0·x1,xn表示的數(shù)值范圍是（）A）-1+2-n<x≤1-2-nB）-1+2-n≤x<1-2-nC）-1+2-n≤x≤1-2-nD）-1+2-n<x<1-2-n14．設某浮點數(shù)共位數(shù)符，共

12位。其中階碼含 1位階符，共 4位，以2為底，初碼表示；尾數(shù)含8位，補碼表示，規(guī)格化。該浮點數(shù)所能表示的最大正數(shù)是（ ）

1A）27

B）28

C）28-1

D）27-115．已知一個 8位寄存器的數(shù)值為 11001011，將該寄存器邏輯左移一位后，A）01100101 B）10010111 C）01100111

結(jié)果為（D）10010110

）16．已知一個

8位寄存器的數(shù)值為

11001010，將該寄存器小循環(huán)左移一位后，

結(jié)果為（

）A）01100101

B）10010100

C）10010101

D）0110010017．多位二進制加法器中每一位的進位傳播信號

P為（

）A）Xi+Yi B）XiYi

C）Xi+Yi+Ci

D）Xi

Yi

Ci18．加法器中每一位的進位生成信號

g為（

）A）Xi+Yi B）XiYi

C）Xi

Yi

Ci

D）Xi+Yi+Ci19．若采用雙符號位補碼運算，運算結(jié)果的符號位為

01，則（

）A）產(chǎn)生了負溢出（下溢） B）產(chǎn)生了正溢出（上溢）C）結(jié)果正確，為正數(shù) D）結(jié)果正確，為負數(shù)20．原碼乘法是指（ ））用原碼表示乘數(shù)與被乘數(shù)，直接相乘B）取操作數(shù)絕對值相乘，符號位單獨處理C）符號位連同絕對值一起相乘D）取操作數(shù)絕對值相乘，乘積符號與乘數(shù)符號相同21．若待編信息位為 1011011，則該代碼的奇校驗碼為（

）A）10110110 B）101101101 C）10110111

D）10110111022．表示主存容量的常用單位為（

）A）數(shù)據(jù)塊數(shù)C）扇區(qū)數(shù)

B）字節(jié)數(shù)D）記錄項數(shù)23．存儲器的隨機訪問方式是指（ ））可隨意訪問存儲器D）可按地址訪問存儲器任一編址單元，其訪問時間相同且與地址無關(guān)24．動態(tài)存儲器的特點是（ ））工作中存儲內(nèi)容會產(chǎn)生變化25．一般來講，直接映像常用在（ ）A）小容量高速 CacheC）小容量低速 Cache

B）大容量高速D）大容量低速

CacheCache26．下列存儲器中，速度最快的是

（ ）A）硬盤 B）光盤

C）磁帶

D）半導體存儲器27．在下列存儲器中，速度最快的是（

）A）磁盤 B）磁帶

C）主存

D）光盤28．在下列 Cache替換算法中，一般說來哪一種比較好（A）隨機法 B）先進先出法C）后進先出法 D）近期最少使用法29．組相聯(lián)映像和全相聯(lián)映像通常適合于（ ）A）小容量Cache B）大容量 CacheC）小容量 ROM D）大容量ROM

）30．下列說法中，合理的是（ ））執(zhí)行各條指令的機器周期數(shù)相同，各機器周期的長度均勻B）執(zhí)行各條指令的機器周期數(shù)相同，各機器周期的長度可變C）執(zhí)行各條指令的機器周期數(shù)可變，各機器周期的長度均勻D）執(zhí)行各條指令的機器周期數(shù)可變，各機器周期的長度可變31．假設寄存器

R中的數(shù)為

200，主存地址為

200和

300的存儲單元中存放的內(nèi)容分別是

300和

400，若訪問到的操作數(shù)為

200，則所采用的尋址方式為（

）A）立即尋址

#200

B）寄存器間接尋址（

R）C）存儲器間接尋址（

200）

D）直接尋址20032．.假設寄存器 R中的數(shù)值為 200，主存地址為 200和300的地址單元中存效的內(nèi)容分別是

300和

400，則什么方式下訪問到的操作數(shù)為

200（

）A）直接尋址

200

B）寄存器間接尋址（

R）C）存儲器間接尋址（

200）

D）寄存器尋址

R33．采用直接尋址方式，則操作數(shù)在（A）主存B）寄存器

）中。C）直接存取存儲器

D）光盤34．零地址指令的操作數(shù)一般隱含在（A）磁盤B）磁帶

）中。C）寄存器

D）光盤35．單地址指令（ ））只能對單操作數(shù)進行加工處理B）只能對雙操作數(shù)進行加工處理C）無處理雙操作數(shù)的功能D）既能對單操作數(shù)進行加工處理，也能在隱含約定另一操作數(shù)（或地址）時，對雙操作數(shù)進行運算36．在存儲器堆棧中，若棧底地址為 A，SP指針初值為 A-1，當堆棧采用從地址小的位置向地址大的位置生成時，彈出操作應是（ ）A）先從堆棧取出數(shù)據(jù)，然后 SP指針減1B）先從堆棧取出數(shù)據(jù)，然后 SP指針加1C）SP指針先加D）SP指針先減

1，然后從堆棧取出數(shù)據(jù)1，然后從堆棧取出數(shù)據(jù)37．在大多數(shù)情況下，一條機器指令中是不直接用二進制代碼來指定（A）下一條指令的地址 B）操作的類型C）操作數(shù)地址 D）結(jié)果存放地址38．轉(zhuǎn)移指令執(zhí)行結(jié)束后，程序計數(shù)器 PC中存放的是（ ）A）該轉(zhuǎn)移指令的地址 B）順序執(zhí)行的下條指令地址C）轉(zhuǎn)移的目標地址 D）任意指令地址

）39．從一條指令的啟動到下一條指令的啟動的間隔時間稱為（A）時鐘周期 B）機器周期 C）工作周期40．在微程序控制中，把操作控制信號編成（ ）A）微指令 B）微地址 C）操作碼

）

D）指令周期D）程序41．微程序存放在（

）A）主存中

B）堆棧中

C）只讀存儲器中

D）磁盤中42．在微程序控制方式中，機器指令和微指令的關(guān)系是（ ））每一條機器指令由一條微指令來解釋執(zhí)行B）每一條機器指令由一段（或一個）微程序來解釋執(zhí)行C）一段機器指令組成的工作程序可由一條微指令來解釋執(zhí)行D）一條微指令由若干條機器指令組成43．微地址是指微指令（）A）在主存的存儲位置B）在堆棧的存儲位置C）在磁盤的存儲位置D）在控制存儲器的存儲位置44．通常，微指令的周期對應一個（）A）指令周期B）主頻周期C）機器周期D）工作周期45．下列各種記錄方式中，不具自同步能力的是（）A）不歸零制B）改進型調(diào)頻制MFMC）調(diào)相制PMD）調(diào)頻制FM46．異步傳送方式常用于（）中，作為主要控制方式。A）微型機的CPU內(nèi)部控制B）硬連線控制器C）微程序控制器D）串行I/O總線47．波特率表示傳輸線路上（）A）信號的傳輸速率B）有效數(shù)據(jù)的傳輸速率C）校驗信號的傳輸速率D）干擾信號的傳輸速率48．不同信號在同一條信號線上分時傳輸?shù)姆绞椒Q為（）A）總線復用方式B）并串行傳輸方式C）并行傳輸方式D）串行傳輸方式49．系統(tǒng)級的總線是用來連接（）A）CPU內(nèi)部的運算器和寄存器B）主機系統(tǒng)板上的所有部件C）主機系統(tǒng)板上的各個芯片D）系統(tǒng)中的各個功能模塊或設備50．總線從設備是（）A）掌握總線控制權(quán)的設備B）申請作為從設備的設備C）被主設備訪問的設備D）總線裁決部件51．在總線上，同一時刻（））只能有一個主設備控制總線傳輸操作B）只能有一個從設備控制總線傳輸操作C）只能有一個主設備和一個從設備控制總線傳輸操作D）可以有多個主設備控制總線傳輸操作52．串行總線主要用于（ ）A）連接主機與外圍設備C）連接運算器與控制器

B）連接主存與D）連接CPU

CPU內(nèi)部各部件53．下列說法中正確的是（ ））半雙工總線只能在一個方向上傳輸信息，全雙工總線可以在兩個方向上輪流傳輸信息B）半雙工總線只能在一個方向上傳輸信息，全雙工總線可以在兩個方向上同時傳輸信息C）半雙工總線可以在兩個方向上輪流傳輸信息，全雙工總線可以在兩個方向上同時傳輸信息D）半雙工總線可以在兩個方向上同時傳輸信息，全雙工總線可以在兩個方向上輪流傳輸信息54．在下列設備中，屬于圖形輸入設備的是（A）鍵盤 B）條形碼閱讀機55．CRT圖形顯示器的分辨率表示（

）

）C）數(shù)字化儀

D）顯示器）一個圖像點（像素）的物理尺寸B）顯示器一行能顯示的最大圖像點數(shù)與一列能顯示的最大圖像點數(shù)C）顯示器屏幕可視區(qū)域的大小D）顯示器能顯示的字符個數(shù)56．在下列存儲器中，（ ）可以作為主存儲器。A）半導體存儲器 B）硬盤 C）光盤 D）磁帶57．在常用磁盤中，（ ）A）外圈磁道容量大于內(nèi)圈磁道容量 B）各道容量不等C）各磁道容量相同 D）內(nèi)圈磁道容量大于外圈磁道容量58．磁表面存儲器記錄信息是利用磁性材料的（ ）A）磁滯回歸線特性 B）磁場滲透特性C）磁場分布特性 D）磁場吸引力特性59．24針打印機的打印頭的針排列是（

）A）24根針排成一列C）24根針排成 3列

B）24根針排成D）24根針排成

2列4列60．在常用磁盤的各磁道中（

）A）最外圈磁道的位密度最大C）中間磁道的位密度最大

B）最內(nèi)圈磁道的位密度最大D）所有磁道的位密度一樣大二、填空題1．計算機存儲器的最小單位為

__________。1KB

容量的存儲器能夠存儲

__________個這樣的基本單位。2．數(shù)的真值變成機器碼可采用

__________、__________、__________和__________表示法。3．移碼表示法主要用于表示 __________的階碼E，以利于比較兩個 _________的大小和進行__________操作。4．按IEEE754標準，一個浮點數(shù)由符號位、 __________和_________三個域組成。5．8位二進制補碼表示帶符號數(shù)的范圍，用十六進制來表示，則最小是 ____，最大______。6．一個定點數(shù)由 __________和__________兩部分組成。根據(jù)小數(shù)點位置的不同，定點數(shù)有__________和__________兩種表示方法。7．計算機可對不同類型的操作數(shù)進行操作，操作數(shù)的類型有 __________和__________等。8．相聯(lián)存儲器不按地址而是按 __________訪問的存儲器，在Cache中用來存放__________，在虛擬存儲器中用來存放 __________。9．Cache是一種__________存儲器，是為了解決 CPU和主存之間__________不匹配而采用的一項硬件技術(shù)?，F(xiàn)發(fā)展為 __________體系，__________分設體系。10．主存與 Cache的地址映射有__________、__________、__________三種方式。11．CPU能直接訪問__________和__________，但不能直接訪問磁盤和光盤。12．廣泛使用的__________和__________都是半導體__________存儲器，缺點是斷電后不能保存信息。13．虛擬存儲器指的是 __________層次，它給用戶提供了一個比實際 __________空間大得多的__________空間。14．多個用戶共享主存時，系統(tǒng)應提供 __________。通常采用的方法是 __________和__________保護，并用__________來實現(xiàn)。15．虛擬存儲器只是一個容量非常大的存儲器 __________模型，不是任何實際的 __________存儲器。16．按照主存、外存層次的信息傳送單位不同，虛擬存儲器有式和__________式3類。

__________式、__________17．虛擬存儲器主要用于解決計算機中 __________的__________問題。18．在頁式虛擬存儲器中，主存地址包括 __________和__________兩部分。19．在寄存器間接尋址方式中， 有效地址存放在 ________中，而操作數(shù)存放在 _________中。20．設D為指令中的形式地址， I為基址寄存器，PC為程序計數(shù)器。若有效地址 E＝（PC）十D，則為__________尋址方式；若有效地址 E＝（D），則為__________尋址方式；若E＝（I）十D，則為__________尋址方式；若為直接尋址，則有效地址為__________。21．數(shù)據(jù)寄存器中既能存放 __________，又能存放__________的稱為累加寄存器。22．CPU從__________取出一條指令并執(zhí)行這條指令的時間和稱為 __________。23．構(gòu)成中央處理器的兩大部件是 __________和__________。24．所有指令的執(zhí)行都必須進行的相同操作是取指令操作，該操作從并將指令傳送到 __________。

__________讀出指令，25．微指令地址的形成方式有兩種， 一種是_________方式，從_________獲得下一條微指令的微地址；另一種是_________方式，從微指令的_________獲得下一條微指令的微地址。26．控制器可分為__________控制器和__________控制器，前者采用__________，控制信號由__________產(chǎn)生；后者采用__________，控制信號由__________產(chǎn)生。27．在微程序控制器中，控制存儲器由 __________構(gòu)成，用于存放 _______________。28．在CPU中，指令寄存器的作用是 __________，程序計數(shù)器的作用是 __________，程序狀態(tài)字寄存器 PSW的作用是__________，地址寄存器的作用是 __________。．控制部件通過控制線向執(zhí)行部件發(fā)出各種控制命令，通常把這種控制命令叫做__________，而執(zhí)行部件接受此控制命令后所進行的操作叫做__________。30．在機器的一個 CPU周期中，一組實現(xiàn)一定操作功能的微命令的組合，構(gòu)成一條__________，它由__________和__________兩部分組成。31．CPU從主存取出一條指令并執(zhí)行該指令的時間叫做 __________，它常常用若干個__________來表示，而后者又包含有若干個 __________。32．總線控制方式可分為 __________式控制和__________式控制兩種。33．集中式總線裁決主要有 __________方式、__________方式和__________方式。34．全互鎖方式中的

__________信號和

__________信號的上升沿和下降沿都是觸發(fā)邊沿，

由此這種方式稱為

__________協(xié)議。35．總線定時是總線系統(tǒng)的核心問題之一。 為了同步主方、從方的操作，必須制訂__________。通常采用__________定時和__________定時兩種方式。36．按照傳輸定時的方法劃分，總線數(shù)據(jù)通信方式可分為 __________和__________兩類。37．為了解決多個 __________同時競爭總線 __________，必須具有__________部件。38．衡量總線性能的重要指標是 __________，它定義為總線本身所能達到的最高 __________。39．總線是構(gòu)成計算機系統(tǒng)的互聯(lián)機構(gòu)， 是多個道，并在__________的基礎(chǔ)上進行工作。

__________部件之間進行數(shù)據(jù)傳送的公共通40．系統(tǒng)總線接口是 CPU、__________、__________與總線之間連接的邏輯部件。41．磁盤存儲設備主要由磁記錄介質(zhì)、 __________和__________三個部分組成。42．磁盤的存儲器的訪問時間主要包括 __________時間、__________時間和尋道延遲時間。43．中斷屏蔽寄存器的每一位對應于一條中斷請求線，當該位被 CPU置為0時，相應的中斷__________，而當某一位被CPU置為1時，相應的中斷__________。44．CPU響應中斷請求時需要保護現(xiàn)場，這里現(xiàn)場保護是指將 __________和__________中的內(nèi)容保存到 __________中。45．采用DMA方式傳送數(shù)據(jù)是由 DMA接口來控制數(shù)據(jù)在 _________和_________之間傳輸。46．數(shù)組多路通道可允許__________設備進行__________型操作，數(shù)據(jù)傳送單位是__________。字節(jié)多路通道可允許 __________設備進行__________型操作，數(shù)據(jù)傳送單位是__________。47．通道有三種類型： __________通道、__________通道和__________通道。48．SCSI是處于__________和__________之間的并行 I／O接口，可允許連接 __________臺各種類型的高速外圍設備。49．通道與 CPU分時使用__________，實現(xiàn)了__________內(nèi)部的數(shù)據(jù)處理和 __________的并行工作。50．通道是一個特殊功能的 __________，它有自己的__________專門負責數(shù)據(jù)輸入輸出的傳輸控制，CPU只負責__________功能。三、名詞解釋1．主機2．基數(shù)r3．位4．字5．字節(jié)6．總線7．偶校驗碼8．相聯(lián)存儲器9．多體交叉存儲器10．虛擬存儲器11．尋址方式12．微程序控制器13．微程序14．微指令15．微地址16．控制存儲器17．主設備18．總線從設備19．全互鎖20．I/O接口21．中斷優(yōu)先級22．中斷嵌套23．統(tǒng)一編址四、簡答題1．靜態(tài)存儲器（ SRAM）依靠什么來存儲信息？為什么稱為“靜態(tài)”存儲器？2．簡述靜態(tài)存儲器的寫操作過程。3．主存儲器的性能指標有哪些？各性能指標的含義是什么？4．Cache的命中率與哪些因素有關(guān)？它們是如何影響 Cache的命中率的？5．何謂虛擬存儲器？其主要好處是什么？6．（堆棧有哪兩種基本操作？它們的含義是什么？7．說明指令周期、機器周期、時鐘周期之間的關(guān)系。8．在寄存器——寄存器型，寄存器——存儲器型和存儲器——存儲器型三類指令中，哪類指令的執(zhí)行時間最長？哪類指令的執(zhí)行時間最短？為什么？9．什么是 RISC？RISC指令系統(tǒng)的特點是什么？10．指令和數(shù)據(jù)均存放在內(nèi)存中，計算機如何從時間和空間上區(qū)分它們是指令還是數(shù)據(jù)？11．簡述寄存器間接尋址方式的含義，說明其尋址過程。12．假設寄存器R中的數(shù)值為2000，主存地址為2000和3000的地址單元中存放的內(nèi)容分別為3000和4000，PC的值為5000，若按以下尋址方式，訪問到的操作數(shù)各是多少？①寄存器尋址R；②寄存器間接尋址（R）；③直接尋址2000；④存儲器間接尋址（2000）；⑤相對尋址-3000（PC）13．微程序控制器怎樣產(chǎn)生操作控制信號，這種控制器有何優(yōu)缺點？14．微指令編碼有哪三種方式？微指令格式有明幾種？微程序控制有哪些特點？15．硬連線控制器主要由哪幾部分構(gòu)成？它是如何產(chǎn)生控制信號的？16．列舉出 CPU中6個主要寄存器的名稱及功能。17．簡述微程序控制器各主要組成部分的功能。18．簡述CPU的主要功能。19．何謂串行傳輸，有何優(yōu)缺點？適用什么場合？20．串行總線和并行總線有何區(qū)別？各適用于什么場合？21．系統(tǒng)總線接口有哪幾項基本功能？22．何謂“總線仲裁”？一般采用何種策略進行仲裁，簡要說明它們的應用環(huán)境。23．總線的一次信息傳送過程大致分哪幾個階段？24．什么是總線帶寬？影響帶寬的因素有哪些？25．外圍設備的 I／O控制方式分哪幾類？各有什么特點？26．何謂DAM方式？說明它的適用場合。27．基本的 DMA控制器的主要部件有哪些？28．何謂多重中斷？如何保證它的實現(xiàn)？29．簡述多重中斷系統(tǒng)中 CPU響應處理一次中斷的步驟。30．試比較中斷方式與 DMA方式的主要異同，并指出它們各自應用在什么性質(zhì)的場合？31、請簡要描述 RISC和CISC指令集架構(gòu)的區(qū)別。32、假定某計算機采用 IEEE754作為浮點數(shù)的表示方法，請用十六進制給出實數(shù)3.14在機器中的表示形式。五、計算題1．已知x＝-0．01111．y＝+0．11001，求[x]補，[-x]補，[y]補，[-y]補，x＋y，x-y。2．設有兩個浮點數(shù) x＝2Ex Sx，y＝2Ey Sy，Ex＝（-10）2，Sx＝（+0．1001）2Ey＝（+10）2，Sy＝（+0．1011）2。若尾數(shù) 4位，數(shù)符 1位，階碼 2位，階符1位，求x+y，并寫出運算步驟及結(jié)果。3．設X＝+15，Y＝-13，用帶求補器的原碼陣列乘法求出乘積 X?Y＝？4．已知x=0.1011，y=-0.1001，試用補碼一位乘法求 x×y=？要求寫出每一步運算過程及運算結(jié)果。5．已知[x]補=1.0111，[y]補=0.1101，試用加減交替法求 [x]補÷[y]補=？要求寫出每一步運算過程及運算結(jié)果。6．某指令系統(tǒng)字長為 16位，每個操作數(shù)的地址碼長 6位，設系統(tǒng)包括無操作數(shù)， 單操作數(shù)和雙操作 3類。若雙操作指令有 M條，無操作數(shù)指令有 N條，問單操作數(shù)的指令最多有多少條？7．設某計算機的主存儲器為 512KB ×16位，Cache容量為8KB×16位，每塊 8個字。（1）Cache中可裝入多少塊主存中的數(shù)據(jù) ?256（2）若Cache和主存采用直接地址映像，試給出主存與 Cache的地址格式，并說明每個字段多少位。3）若采用組相聯(lián)映像，每組4塊，試給出Cache和主存的地址格式，并說明每個字段多少位。8．某總線在一個總線周期中并行傳送 4個字節(jié)的數(shù)據(jù)，設一個總線周期等于一個總線時鐘周期，總線時鐘頻率為 10MHz。（1）求總線帶寬是多少 ?（2）如果一個總線周期中并行傳送 64位數(shù)據(jù)，總線時鐘頻率升為 33MHz、這時總線帶寬為多少？9．某串行異步通信總線的幀格式為 1位起始位，8位數(shù)據(jù)位，1位奇偶校驗位，2位停止位，當波特率為 9600bps時，比特率為多少 ?10．某雙面磁盤每面有 220道，內(nèi)層磁道周長 70cm，位密度 400位/cm，轉(zhuǎn)速3000轉(zhuǎn)/分，問：（1）磁盤存儲容量是多少 ?（2）數(shù)據(jù)傳輸率是多少 ?11、假定某個程序在執(zhí)行過程中 I-cache的missrate=0.04，D-cache的missrate=0.08，Misspenalty=100cycles，BaseCPI(withoutmemorystalls)=2，Load&stores操作在所有指令中的比例為 30%。1)計算該程序?qū)嶋H的 CPI值；2）如果通過加大 Cache的容量使I-cache和D-cache的missrate都降低50%，Misspenalty=150cycles，請說明新方案是否比原有的方案更優(yōu)，并說明理由。六、應用題1．用16K×8位的SRAM芯片構(gòu)成64K×16位的存儲器，要求畫出該存儲器的組成邏輯框圖。2．用16K×16位的SRAM芯片構(gòu)成 64K×32位的存儲器。要求畫出該存儲器的組成邏輯框圖。3．用4K×8的存儲器芯片構(gòu)成 8K×16位的存儲器，共需多少片？如果 CPU的信號線有讀寫控制信號R／W*，地址線A15~A0，存儲器芯片的控制信號有CS和WE*，請畫出此存儲器與CPU的連接圖。4．用2K×16位/片的SRAM存儲器芯片設計一個8K×32位的存儲器，已知地址總線為A15～A0（低），數(shù)據(jù)總線 D31～D0（低），WE為讀寫控制信號。請畫出該存儲器芯片級邏輯圖，注明各種信號線。5．要求用128K×16位的SRAM芯片設計512K×16位的存儲器，SRAM芯片有兩個控制端：當CS有效時該片選中。當W／R＝1時執(zhí)行讀操作，當W／R＝0時執(zhí)行寫操作。用64K×16位的EPROM芯片組成128K×16位的只讀存儲器。試問：1）數(shù)據(jù)寄存器多少位?2）地址寄存器多少位?3）共需多少片EPROM?4）畫出此存儲器組成框圖。6．用8K×8位的ROM芯片和8K×8位的RAM芯片組成一個 32K×8位的存儲器，其中RAM地址占24K（地址為2000H~7FFFH），ROM地址占8K（地址為 0000H~1FFFH）。RAM芯片有兩個輸入端；當 CS有效時，該片選中，當 W／R＝l時，執(zhí)行讀操作；當W／R＝0時，執(zhí)行寫操作。 ROM芯片只有一個控制輸入端——片選 CS。要求畫出此存儲器組成結(jié)構(gòu)圖。7．某機指令字長 16位。設有單地址指令和雙地址指令兩類。 若每個地址字段為 6位，雙地址指令有 x條。問單地址指令最多可以有多少條？8．若某機要求有：三地址指令 4條，單地址指令 255條，零地址指令 16條。設指令字長為12位，每個地址碼長為 3位。問能否以擴展操作碼為其編碼？如果其中單地址指令為 254條呢?說明其理由。9．單總線 CPU結(jié)構(gòu)如下圖所示，其中有運算部件 ALU、寄存器Y和Z，通用寄存器 R0～R3、指令寄存器 IR、程序計數(shù)器 PC、主存地址寄存器 MAR和主存數(shù)據(jù)寄存器 MDR等部件。試擬出 CPU讀取并執(zhí)行取數(shù)指令 LOAD R0，（A）的流程。指令中 R0表示目的尋址為寄存器尋址，（A）表示源尋址為存儲器間接尋址。PC→MARPC+1→PCDBUS→MDR→IRR2→MARDBUS→MDRMDR→R110．單總線CPU結(jié)構(gòu)圖如下，其中有運算部件ALU、寄存器Y和Z、通用寄存器R0～R3、指令寄存器IR、程序計數(shù)器PC、主存地址寄存器MAR和主存數(shù)據(jù)寄存器MDR等部件，試擬出加法指令ADDR1，B（R2）的讀取和執(zhí)行流程。其中R1表示目的尋址為寄存器尋址；B（R2）表示源尋址為變址尋址，B是偏移量，R2是變址寄存器。PC→MARPC+1→PCDBUS→MDR，MDR→IRB（IR地址段）→YR2+Y→ZZ→MARDBUS→MDR，MDR→YR1+Y→ZZ→R111．單總線CPU結(jié)構(gòu)圖如下，其中有運算部件ALU、寄存器Y和Z、通用寄存器R0～R3、狀態(tài)寄存器SR、指令寄存器IR、程序計數(shù)器PC、主存地址寄存器MAR和主存數(shù)據(jù)寄存器MDR等部件，試擬出存儲指令STORER1，（A）的讀取和執(zhí)行流程。其中R1表示源尋址為寄存器尋址；（A）表示目的尋址為存儲器間接尋址。12．設某機有 4級中斷A、B、C、D，其硬件排隊優(yōu)先次序為 A>B>C>D位設置如下表（其中“ 0”為允許，“1”為屏蔽，CPU狀態(tài)時屏蔽碼為（1）中斷處理次序為什么？（2）設A、B、C、D同時請求中斷，畫出 CPU執(zhí)行程序的軌跡。

，中斷程序的屏蔽0000）。某計算機字長16位，采用16位定長指令字結(jié)構(gòu)，部分數(shù)據(jù)通路結(jié)構(gòu)如圖。圖中所有的控制信號為1時表示有效，0為無效。如控制信號MDRinE=1表示允許數(shù)據(jù)從DB打入MDR，MDRin=1表示允許數(shù)據(jù)從內(nèi)總線打入MDR。假設MAR的輸出一直處于使能狀態(tài)。加法指令“ADD(R1)，R0”的功能為：(R0)+((R1))((R1))，即將R0中的數(shù)據(jù)與R1內(nèi)容所指主存單元的內(nèi)容相加，結(jié)果寫入R1內(nèi)容所指的主存單元。下表給出了上述指令的取指和譯碼階段的每個節(jié)拍(時鐘周期)的功能和有效控制信號。請按表中描述的方式，用表格列出指令執(zhí)行階段每個節(jié)拍的功能和有效控制信號。時鐘功能有效控制信號C1MAR(PC)PCout,MARinMDRM(MAR)MemR,MDRinEC2PC(PC)+1PC+1C3IR(MDR