第4章集成變換器及其應(yīng)用

06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院1第4章集成變換器及其應(yīng)用4.1阻抗變換器4.2U/I變換器和I/U變換器4.3U/F變換器和F/U變換器4.4精密T/I和T/U變換器4.5D/A轉(zhuǎn)換器4.6A/D轉(zhuǎn)換器06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院24.1阻抗變換器4.1.1負(fù)阻抗變換器4.1.2阻抗模擬變換器4.1.3模擬電感器4.1.4電容倍增器第4章集成變換器及其應(yīng)用06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院3變換器或變換電路是指從一種電量或參數(shù)變換為另一種電量或參數(shù)的電路。本章主要介紹集成變換器及其應(yīng)用，包括：阻抗變換器、U/I、I/U、U/F、F/U、T/I、T/U、A/D、D/A變換器等。本節(jié)主要介紹負(fù)阻抗變換器、阻抗模擬變換器、模擬電感器、電容倍增器等阻抗變換器。阻抗的模擬和變換是集成運(yùn)放的一個重要應(yīng)用方面，例如電容的損耗補(bǔ)償、電阻時間常數(shù)補(bǔ)償、電流互感器的誤差補(bǔ)償?shù)取?.1阻抗變換器06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院44.1.1負(fù)阻抗變換器圖4-1-1中，若去掉電阻R1，實(shí)際是一個同相放大器，其輸入阻抗很高，輸出電壓為（4-1-1）

圖4-1-1負(fù)阻抗變換器當(dāng)電阻R1接入后，其等效輸入阻抗將發(fā)生很大變化。這時由輸入電壓引起的輸入電流為（4-1-2）將式(4-1-1)代入式(4-1-2)，可得等效輸入阻抗為06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院5由上式可知，從阻抗Z變換到等效輸入阻抗Zie，它不僅按比值R1/R2變化，而且其特性也由正變?yōu)樨?fù)，因此稱之為負(fù)阻抗變換器。若將Z取為電阻R,則等效輸入阻抗為負(fù)電阻,稱之為負(fù)電阻變換器。若將Z取為電容C，則等效輸入阻抗為電感為等效模擬電感。

06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院64.1.2阻抗模擬變換器圖4-1-2阻抗模擬變換器圖中運(yùn)放A1是同相放大器，起隔離作用和放大作用；運(yùn)放A2是阻抗變換電路。工作原理:A1的輸出電壓A2的輸出電壓解得06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院7圖4-1-2輸入電流為代入得等效輸入阻抗當(dāng)選擇不同性質(zhì)的元件時，可構(gòu)成不同性質(zhì)的阻抗模擬電路。圖4-1-2阻抗模擬變換器如可構(gòu)成模擬對地電感、模擬對地電容、模擬對地負(fù)阻抗等。06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院81.模擬對地電感若取Z1、Z2、Z3、Z5分別為電阻R1、R2、R3、R5

，而Z4為電阻R4和電容C4并聯(lián)阻抗，則構(gòu)成等效模擬電感電路。其等效阻抗為等效電感和內(nèi)阻分別為由上式可知，調(diào)節(jié)R1、R3、R5中任一個電阻，即可線性調(diào)節(jié)等效電感的大小。若增大電阻R4

，可獲得低內(nèi)阻的等效模擬電感。06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院92.模擬對地電感若Z1、Z2、Z4、Z5分別取為電阻R1、R2、R4、R5，而取Z3為電容C3，則可構(gòu)成對地電容模擬電路。其等效電容為調(diào)節(jié)R2、R4中任一個電阻，即可線性調(diào)節(jié)電容量的大小。其等效阻抗為06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院103.模擬對地負(fù)阻抗若取Z1和Z3分別為電容C1、C3

，而Z2、Z4分別取為電阻R2、R4

，Z5為任一阻抗，則等效對地阻抗為由上式可知，這是一個Z5的負(fù)阻抗變換器，其阻抗隨頻率變化。06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院114.1.3模擬電感器如圖4-1-3所示，是密勒積分式模擬電感器。圖4-1-3密勒積分式模擬電感器A1構(gòu)成同相放大器，A2構(gòu)成積分器。假定集成運(yùn)放滿足理想化條件，由圖可知可得06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院12所以，等效輸入阻抗為當(dāng)Af>>1時，輸入阻抗可近似為其中等效電感值為圖4-1-3密勒積分式模擬電感器06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院134.1.4電容倍增器1.由反相放大器組成的電容倍增器圖4-1-4反相放大器構(gòu)成的電容倍增器輸入電流為等效輸入阻抗為06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院14由上式可知，此電路的輸入阻抗是電阻R1和等效電容Cie的并聯(lián)。其中等效電容為06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院152.可變電容倍增器圖4-1-5可變電容倍增器圖中電位器RP的作用是調(diào)節(jié)電容的倍增系數(shù)，由A1組成的跟隨器，起緩沖作用，以消除調(diào)整時對Cie的影響。其輸入阻抗為其輸入電流為06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院16可見，該電路輸入端等效為一電容，其等效電容的容值為調(diào)節(jié)電位器RP即可改變電容Cie的值。該電路突出的優(yōu)點(diǎn)是，通過改變電阻就可以得到任意大的電容值。圖4-1-5可變電容倍增器06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院174.2U/I變換器和I/U變換器4.2.2精密U/I變換器4.2.1接地負(fù)載的U/I變換器4.2.3精密I/U變換器06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院184.2.1接地負(fù)載的U/I變換器4.2U/I變換器和I/U變換器A1為同相加法器，A2為跟隨器。由圖可知Uo2=RLIL,I1=

I2

圖4-2-1由兩個運(yùn)放構(gòu)成的U/I變換器由兩個運(yùn)放構(gòu)成的U/I變換器06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院19圖4-2-1由兩個運(yùn)放構(gòu)成的U/I變換器代入U+得要使IL與RL無關(guān)，必須使或為此運(yùn)放電路的匹配條件。06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院20所以注意，因此電路為正反饋，所以必須分析其穩(wěn)定性，為保證至少有10dB的穩(wěn)定儲備，應(yīng)選擇R5>2RL解得圖4-2-1由兩個運(yùn)放構(gòu)成的U/I變換器為簡化分析，選取R3=R1,R4=R2,得06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院21圖4-2-2由運(yùn)放構(gòu)成的U/I變換器由圖可知I1=

I2

由該式得2.由一個運(yùn)放構(gòu)成的U/I變換器06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院22代入上式得整理得要使IL與RL無關(guān)，必須使將06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院23由若選取

則得整理得解得06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院244.2.2精密U/I變換器XTR110可將0～5V或1～10V電壓信號變換成4～20mA、0～20mA、5～25mA和其它電流范圍。XTR110采用標(biāo)準(zhǔn)16腳DIP封裝。1.XTR110的性能特點(diǎn)①通過對管腳的不同連接實(shí)現(xiàn)不同的輸入/輸出范圍。②最大非線性：不大于0.005％(具有14bit精度)。③提供+10V基準(zhǔn)。④電源電壓范圍：13.5～40V，為單電源工作。06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院252.XTR110的內(nèi)部結(jié)構(gòu)圖4-2-3XTR110的內(nèi)部結(jié)構(gòu)圖06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院26圖4-2-4XTR110的基本接法3.XTR110的基本接法06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院27輸入范圍/V輸出范圍/mA3腳4腳5腳9腳10腳0～100～202輸入2222～104～202輸入2220～104～2015、12輸入22開路0～105～2515、12輸入2220～50～2022輸入221～54～2022輸入220～54～2015、122輸入2開路0～55～2515、122輸入22表4-2-1輸入/輸出與引腳關(guān)系06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院28圖4-2-50~10V輸入，±200mA大電流輸出變換電路4.XTR110的應(yīng)用06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院294.2.3精密I/U變換器RCV420是精密I/U變換器。它能將4～20mA的環(huán)路電流變成0～5V的輸出電壓。1.RCV420的性能特點(diǎn)①4～20mA的電流輸入，0～5V的電壓輸出。②具有精密10V電壓基準(zhǔn)，溫漂小于5×10-6/oC。③具有±40V共模電壓輸入范圍。④總的變換誤差小于0.1％。⑤具有86dB的噪聲抗干擾能力。06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院302.RCV420的內(nèi)部結(jié)構(gòu)圖4-2-7RCV420的內(nèi)部結(jié)構(gòu)圖06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院313.RCV420的基本接法圖4-2-8RVC420的基本接法06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院324.RCV420的應(yīng)用

圖示電路是由XTR101變送器部分和RCV420變換器部分組成。其中，XTR101將溫度信號(如熱電偶信號)變送成4～20mA的電流輸出。圖4-2-9遠(yuǎn)距離高精度測溫系統(tǒng)06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院334.3U/F變換器和F/U變換器4.3.1VFC100同步型U/F、F/U變換器4.3.2LMx31系列U/F、F/U變換器06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院344.3.1VFC100同步型U/F、F/U變換器4.3U/F變換器和F/U變換器

電壓/頻率變換電路簡稱為U/F變換電路或U/F變換器（UFC）。頻率/電壓變換電路簡稱為F/U變換電路或F/U變換器（FUC）。VFC100同步型U/F、F/U變換器是通過外時鐘頻率獲得精密積分周期，實(shí)現(xiàn)U/F變換。1.引腳及其功能06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院351腳：V+，為正電源端。2腳、3腳：NC，為空腳。4腳：IOUT，為內(nèi)部積分輸出端，一般與5腳之間接入積分電容。5腳：CINT,為積分負(fù)輸入端，接積分電容。6腳、7腳：IN+、Ui，為積分同相輸入與模擬電壓輸入端。8腳：V，為負(fù)電源端。9腳：Cos，輸出單穩(wěn)電容端。10腳：CLK，同步時鐘輸入端。圖4-3-1VFC100引腳排列圖06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院3611腳：f0

，U/F變換頻率輸出端。圖4-3-1VFC100引腳排列圖12腳：DGND，為數(shù)字地。13腳：AGND，為模擬地。14腳、15腳：-CIN、+CIN，內(nèi)部比較器輸入端。16腳：VREF，為內(nèi)部5V參考電壓輸出端。06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院372.性能特點(diǎn)①滿量程頻率輸出可通過外時鐘設(shè)置。②在精密滿10V電壓輸入時,增益誤差不超過0.5％。③內(nèi)設(shè)精密5V參考電源。④極好的線性，在100kHz時，最大誤差不超過

0.02％，在1MHz時，不超過0.1％。⑤具有低的增益漂移：不超過5010-6/oC。06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院38圖4-3-2VFC100的內(nèi)部結(jié)構(gòu)圖及U/F變換模式的基本接法3.內(nèi)部結(jié)構(gòu)與基本接法06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院39圖4-3-3U/F變換模式時的變換波形圖4.雙極性輸入與調(diào)整VFC100有單極性輸入和雙極性輸入兩種接法。06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院40圖4-3-4雙極性U/F變換接法雙極性接法：時鐘頻率為1MHz，R1為20k，積分電容為0.01F，輸入模擬電壓為-5～+5V，輸出頻率為0～500kHz。06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院41圖4-3-5失調(diào)與增益調(diào)整電路失調(diào)與增益調(diào)整電路，RP2的作用是對失調(diào)電壓進(jìn)行細(xì)調(diào)，RP1的作用是對增益進(jìn)行細(xì)調(diào)。06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院425.F/U變換模式圖4-3-6VFC100的F/U變換模式頻率從14腳輸入，要求輸入頻率的最小脈寬為200ns。7腳與4腳相連作為電壓輸出端。06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院43圖4-3-7VFC100的F/U變換模式的變換波形式中，fi是輸入頻率，fCLK是同步輸入時鐘頻率。輸出電壓的公式為變換波形為06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院444.3.2LMX31系列U/F、F/U變換器

LMX31系列包括：LM131A/LM131、LM231A/LM231、LM331A/LM331等。這類集成芯片的性能價格比較高。LM131/231/331因內(nèi)部具有新的溫度補(bǔ)償能隙基準(zhǔn)電路，所以在整個工作溫度范圍內(nèi)和電源電壓低到4.0V時，也具有極高的精度，能滿足100kHz的U/F轉(zhuǎn)換所需要的高速響應(yīng)，精密定時電路具有低的偏置電流，高壓輸出可達(dá)40V，可防止V+的短路，輸出可驅(qū)動3個TTL負(fù)載。06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院45

這類器件常應(yīng)用于A/D轉(zhuǎn)換、精密F/U轉(zhuǎn)換、長時間積分、線性頻率調(diào)制和解調(diào)、數(shù)字系統(tǒng)、計算機(jī)應(yīng)用系統(tǒng)等方面。1.性能特點(diǎn)①最大線性度：0.01％。②雙電源或單電源工作(單電源可以在5V以下工作)。③脈沖輸出與所有邏輯形式兼容。④最佳溫度穩(wěn)定性：最大值為±50×10-6/oC。⑤小功耗：5V以下典型值為15mW。⑥寬動態(tài)范圍：10kHz滿量程頻率下最小值100dB。⑦滿量程頻率范圍：1Hz～100kHz。06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院46圖4-3-8LM131/231/331內(nèi)部結(jié)構(gòu)和基本接法2.內(nèi)部結(jié)構(gòu)與基本接法06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院47圖4-3-9LM131/231/331內(nèi)部結(jié)構(gòu)和基本接法的簡化圖06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院48

在圖4-3-8和圖4-3-9中，每當(dāng)單穩(wěn)態(tài)定時器觸發(fā)產(chǎn)生一寬度為t0的等寬度脈沖時，S接通，電容CL充電。t0結(jié)束后，S斷開，CL經(jīng)RL放電，到放電電壓等于Ui時，再次觸發(fā)單穩(wěn)態(tài)觸發(fā)器，這樣反復(fù)循環(huán)，構(gòu)成了自激振蕩器。在圖中，IR是恒定的，CL的充電電流是隨著Ui的增加而減小。則

若在某一段時間內(nèi)，計算其充電電荷平均值Q

放電電荷平均值因充電和放電是平衡的，所以由得06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院49在實(shí)際應(yīng)用時，Ux大約在10mV的范圍內(nèi)波動，其平均值Ux≈Ui，用Ui代替上式中的Ux得式中，t0=1.1RtCt,Rt,Ct為單穩(wěn)態(tài)定時器的外接電阻和電容。典型工作狀態(tài)為Rt=6.8k,Ct=0.01F,t0=7.5s。IR由內(nèi)部基準(zhǔn)電壓源供給的1.90V參考電壓和外接電阻RS決定，通常調(diào)節(jié)Rs的值，可調(diào)節(jié)轉(zhuǎn)換增益。06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院503.U/F變換模式Ui0~10VR1100kC10.1μ1μCL20kRL+15V20k~1M5V22k47k8+15V7614235Rt6.8kCt0.01μ10k10Hz~10kHzfo+5V12kRs1Rs25kRsLMx31圖4-3-10LMx31組成的U/F轉(zhuǎn)換基本電路電阻Rs由Rs1=12k

和Rs2=5k

電位器組成。作用是調(diào)節(jié)增益偏差和由RL、Rt、Ct引起的偏差，以及校正輸出頻率。7腳上增加的R1、C1，其作用是提高精度。當(dāng)元件取圖示中的參數(shù)值時，可將0～10V輸入電壓信號變成10Hz～10kHz的輸出頻率信號。06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院51fiLM331470P10k6.8k10k875Rt6.8k±1%Ct0.01μ1IUo43RL100kCL1μ625k12k±1%+15VRs圖4-3-12LMx31組成的F/U變換模式的基本電路4.F/U變換模式輸出電壓的公式為06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院52LM331fi470P10k6.8k10k875Rt6.8k±1%Ct0.01μ1IUo43CL0.02μ625k12K±1%+15VRsRL100k-+100kA圖4-3-13LMx31組成的F/U變換模式的精密電路求輸出電壓的公式為06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院534.4精密T/I和T/U變換器4.4.1AD590T/I變換器4.4.2LM135/235/335T/U變換器

06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院544.4.1AD590T/I變換器4.4精密T/I和T/U變換器下面以AD590為例，介紹T/I變換器。1.性能特點(diǎn)①寬的測溫范圍：-55～150oC。②寬的工作電壓范圍：4～30V。③線性電流輸出：1A/K。④極好的線性：在整個測溫范圍內(nèi)非線性誤差小于±0.3oC（AD590M）。⑤激光微調(diào)使定標(biāo)精度達(dá)到：±0.5oC(AD590M)。06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院552.內(nèi)部結(jié)構(gòu)圖4-4-1AD590的金屬圓殼封裝結(jié)構(gòu)AD590外形采用TO－52金屬圓殼封裝結(jié)構(gòu)。其引腳排列如圖4-4-1所示。圖4-4-2是AD590的內(nèi)部電路結(jié)構(gòu)。圖4-4-2AD590的內(nèi)部電路結(jié)構(gòu)06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院56圖4-4-3AD590的基本接法3.基本接法06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院57圖4-4-4攝氏溫度檢測典型接法4.應(yīng)用電路

利用AD590測溫時，可由絕對溫度的單位K，計算出攝氏溫度的單位oC，其計算公式為K=oC+273.15（或oC=K-273.15）06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院58圖4-4-5利用AD590和差分電路實(shí)現(xiàn)攝氏溫度測量攝氏溫度檢測電路。06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院594.4.2LM135/235/335T/U變換器LM135/235/335廣泛應(yīng)用于溫度測量、溫度控制和熱電偶冷端補(bǔ)償?shù)确矫妗?.性能特點(diǎn)①輸出電壓與絕對溫度成正比。②輸出動態(tài)電阻：小于1。③溫度范圍：-55～+150C（LM135）。④輸出靈敏度：10mV/K。⑤在整個溫度范圍內(nèi)，誤差小于1C

（LM135A/235A）。06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院60圖4-4-7LM135系列內(nèi)部電路結(jié)構(gòu)2.內(nèi)部結(jié)構(gòu)圖4-4-6LM135/235/335的金屬圓帽封裝06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院613.基本接法圖4-4-8LM135/235/335的基本連接電路圖4-4-9LM135/235/335的基本溫度檢測電路06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院62圖4-4-10LM135/235/335接地?zé)犭娕祭涠搜a(bǔ)償電路+15VR44.7kLM329BLM135R512k-15VR110KRP10k200kR6R21MR771.5k+-電壓表+-R3*4.應(yīng)用下圖是雙電源工作時的熱電偶冷端補(bǔ)償電路。06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院634.5D/A轉(zhuǎn)換器4.5.1D/A轉(zhuǎn)換器的基礎(chǔ)知識

4.5.212位串行D/A轉(zhuǎn)換器DAC75124.5.316位D/A轉(zhuǎn)換器PCM5406二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院644.5.1D/A轉(zhuǎn)換器的基礎(chǔ)知識4.5D/A轉(zhuǎn)換器D/A轉(zhuǎn)換器按工作方式可分為并行D/A轉(zhuǎn)換器、串行D/A轉(zhuǎn)換器和間接D/A轉(zhuǎn)換器等。在并行D/A轉(zhuǎn)換器中，又分為權(quán)電阻D/A轉(zhuǎn)換器和R-2RT型D/A轉(zhuǎn)換器。06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院65

圖示電路是一個三位二進(jìn)制數(shù)的D/A轉(zhuǎn)換電路，每位二進(jìn)制數(shù)控制一個開關(guān)S。當(dāng)?shù)趇位的數(shù)碼為“0”時，開關(guān)Si打在左邊；當(dāng)?shù)趇位的數(shù)碼為“1”時，開關(guān)Si打在右邊。圖4-5-1D/A轉(zhuǎn)換原理電路1.D/A轉(zhuǎn)換器的基本原理

06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院66對于B點(diǎn)對地電阻相當(dāng)于兩個2R并聯(lián)，即等于R。同理則可推出圖4-5-1D/A轉(zhuǎn)換原理電路S0接通時所以06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院67將上式推廣到n位二進(jìn)制數(shù)的轉(zhuǎn)換得一般表達(dá)式圖4-5-1D/A轉(zhuǎn)換原理電路06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院68其輸出電壓為輸出電壓會因器件誤差、集成運(yùn)放的非理想特性而產(chǎn)生轉(zhuǎn)換誤差。2.雙極性工作

雙極性工作是指D/A轉(zhuǎn)換器可以轉(zhuǎn)換有正有負(fù)的數(shù)據(jù)。計算機(jī)中的數(shù)字量表示為雙極性的方法很多，如用原碼、補(bǔ)碼、反碼和二進(jìn)制碼等。其中補(bǔ)碼和偏移二進(jìn)制碼用于D/A轉(zhuǎn)換器。06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院693.D/A轉(zhuǎn)換器的特性與技術(shù)指標(biāo)

DAC的性能指標(biāo)很多，主要有以下幾個：①分辨率：是指DAC能分辨的最小輸出模擬增量，取決于輸入數(shù)字量的二進(jìn)制位數(shù)。②轉(zhuǎn)換精度：轉(zhuǎn)換精度和分辨率是兩個不同的概念。轉(zhuǎn)換精度是指滿量程時DAC的實(shí)際模擬輸出值和理論值的接近程度。③偏移量誤差：偏移量誤差是指輸入數(shù)字量為零時，輸出模擬量對零的偏移值。④線性度：線性度是指DAC的實(shí)際轉(zhuǎn)換特性曲線和理想直線之間的最大偏差。06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院70⑤輸入編碼形式：輸入編碼形式是指DAC輸入數(shù)字量的編碼形式，如二進(jìn)制碼、BCD碼等。⑥輸出電壓：輸出電壓是指DAC的輸出電壓信號。⑦轉(zhuǎn)換時間：轉(zhuǎn)換時間是指輸入的數(shù)字信號轉(zhuǎn)換為輸出的模擬信號所需要的時間。①微功耗：5V供電時的工作電流消耗為135A；在掉電模式時，5V電源供電下的電流消耗為135nA，若采用3V供電時，其電流消耗僅為50nA。②寬的供電電壓范圍：＋2.7V～＋5.5V。③上電復(fù)位后輸出電壓為0Ｖ。④具有三種關(guān)斷工作模式可供選擇，5V電壓下的功耗僅為0.7mW。⑤具有低功耗施密特輸入串行接口。⑥內(nèi)置滿幅輸出的緩沖放大器。06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院714.5.212位串行D/A轉(zhuǎn)換器DAC75121.主要特性⑦具有SYNC中斷保護(hù)機(jī)制。06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院721腳VOUT：模擬輸出電壓。2腳GND：地。3腳VDD：供電電源，直流＋2.7V～＋5.5V。4腳DIN：串行數(shù)據(jù)輸入。5腳SCLK：串行時鐘輸入。圖4-5-4DAC7512的引腳排列圖6腳SYNC:輸入控制信號(低電平有效)。2.引腳功能DAC7512采用SOT23-6封裝如圖所示。其引腳定義如下：06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院73圖4-5-5DAC7512內(nèi)部結(jié)構(gòu)框圖3.內(nèi)部結(jié)構(gòu)輸入控制邏輯用于控制DAC寄存器的寫操作;掉電控制邏輯與電阻網(wǎng)絡(luò)一起用來設(shè)置器件的工作模式，即選擇正常輸出還是將輸出端與緩沖放大器斷開，而接入固定電阻;芯片內(nèi)的緩沖放大器具有滿幅輸出特性，可驅(qū)動2k及1000pF的并聯(lián)負(fù)載。06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院744.時序及工作模式DAC7512采用三線制串行接口，串行寫操作時序。圖4-5-6DAC7512的寫操作時序片內(nèi)輸入寄存器寬度為16位，格式如下：DB15、DB14是空閑位，B13、DB12是工作模式選擇位，DB11～DB0是數(shù)據(jù)位。D1D0111098765

43210DB15DB0器件內(nèi)部帶有上電復(fù)位電路，上電后寄存器內(nèi)容為0，所以在正常工作模式時，上電復(fù)位后模擬輸出電壓為0Ｖ。06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院75

DAC7512的四種工作模式可由寄存器內(nèi)的DB13、DB12來控制。其控制關(guān)系見下表。DB13DB12工作模式00正常模式01掉電模式輸出端1kΩ到地10輸出端100kΩ到地11高阻表4-5-1DAC7512的工作模式選擇

掉電模式下，不僅器件功耗要減小，而且緩沖放大器的輸出級通過內(nèi)部電阻網(wǎng)絡(luò)接到1k、100k或開路。而處于掉電模式時，所有的線性電路都斷開，但寄存器內(nèi)的數(shù)據(jù)不受影響。06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院765.與MCS-51單片機(jī)的接口應(yīng)用DAC7512與MCS-51微控制器的接口如圖4-5-7。圖4-5-7DAC7512與單片機(jī)的連接

而P1.2則驅(qū)動DAC7512的串行數(shù)據(jù)線DIN。在16位數(shù)據(jù)傳輸期間，P1.0要一直保持低電平。

圖中，8051的P1.0接DAC7512的SYNC，P1.1驅(qū)動DAC7512的SCLK。

根據(jù)圖4-5-7接口電路，D/A轉(zhuǎn)換程序編制如下：06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院77

設(shè)12位數(shù)字量存放在單片機(jī)片內(nèi)RAM的兩個單元50H和51H中，12位數(shù)的高4位存放在50H單元，低8位存放在51H單元的低4位。現(xiàn)將12位數(shù)據(jù)送到DAC7512中進(jìn)行D/A轉(zhuǎn)換，接口電路的轉(zhuǎn)換程序如下：SCLK BITP1.1；DAC7512的SCLK與8051的P1.1相連DINBITP1.2；DAC75121的DIN與8051的P1.2相連DAHDATA50H；12位數(shù)據(jù)高字節(jié)SYNC BITP1.0；DAC7512的SYNC與8051的P1.0相連DALDATA 51H ；12位數(shù)據(jù)低字節(jié)DAOUT：MOVR7，#08H；置循環(huán)次數(shù)MOV A，DAH；取高4位數(shù)ANL A，#0FH；正常工作模式CLR SYNC ；啟動寫時序06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院78DA1：RLC A ；從最高位開始串行移位MOV DIN，C；輸出數(shù)據(jù)SETB SCLK；產(chǎn)生SCLK上升沿CLR SCLK；產(chǎn)生SCLK下降沿DJNZ R7，DA1；8位數(shù)據(jù)傳送完畢？MOVR7，#08HMOV A，DAL；取低8位數(shù)據(jù)DA2：RLC AMOV DIN，CSETB SCLKCLR SCLKDJNZR7，DA2；低8位數(shù)據(jù)傳送完畢？NOPSETB SYNCSETB DINRET06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院794.5.316位D/A轉(zhuǎn)換器PCM54

圖4-5-816位D/A轉(zhuǎn)換器PCM54的應(yīng)用電路06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院804.6A/D轉(zhuǎn)換器4.6.1A/D轉(zhuǎn)換器的基礎(chǔ)知識4.6.2并行A/D轉(zhuǎn)換器AD5744.6.316位串行A/D轉(zhuǎn)換器MAX19506二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院814.6.1A/D轉(zhuǎn)換器的基礎(chǔ)知識4.6A/D轉(zhuǎn)換器集成A/D轉(zhuǎn)換器通常采用逐次逼近式A/D轉(zhuǎn)換器和雙積分式A/D轉(zhuǎn)換器。圖4-6-1逐次逼近型A/D轉(zhuǎn)換原理框圖1.逐次逼近式

A/D轉(zhuǎn)換電路

06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院822.雙積分式A/D轉(zhuǎn)換電路

先將S置于Ui端，積分器對輸入信號進(jìn)行積分，積分時間固定為T，積分器的輸出為：當(dāng)t=T時，S轉(zhuǎn)為接－Uref，開始對參考電壓Uref積分，積分器輸出從負(fù)值開始上升，圖4-6-2雙積分型A/D轉(zhuǎn)換原理框圖06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院83當(dāng)積分器輸出上升到ui=0V時，第二次積分結(jié)束。設(shè)這段時間為T，則有圖4-6-2雙積分型A/D轉(zhuǎn)換原理框圖由上式和式得06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院84由上式可知，T正比于輸入電壓Ui，在T內(nèi)進(jìn)行時鐘脈沖計數(shù)，所計得的數(shù)字量正比于輸入電壓Ui。右圖是A/D轉(zhuǎn)換電路的工作過程。雙積分式A/D轉(zhuǎn)換電路的轉(zhuǎn)換精度很高，但轉(zhuǎn)換速度較低。圖4-6-3雙積分A/D轉(zhuǎn)換過程波形圖①分辨率：對應(yīng)于最小數(shù)字量的模擬電壓值稱為分辨率，它表示對模擬信號進(jìn)行數(shù)字化能夠達(dá)到多細(xì)的程度。②量程：即所轉(zhuǎn)換的電壓范圍。③精度：有絕對精度和相對精度兩種表示法。對應(yīng)一個給定的數(shù)字量的理論模擬量輸入與實(shí)際模擬量輸入之差稱為絕對精度或絕對誤差。絕對精度通常用最小有效位LSB的分?jǐn)?shù)表示，如精度為:06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院853.A/D轉(zhuǎn)換器的主要技術(shù)指標(biāo)通常用百分比表示滿量程時的相對誤差表示，如±0.05％。06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院86⑤輸出邏輯電平：多數(shù)與TTL電平配合。④轉(zhuǎn)換時間和轉(zhuǎn)換率：完成一次A/D轉(zhuǎn)換所需要的時間稱為轉(zhuǎn)換時間。⑥對參考電壓的要求：要考慮器件是否需要內(nèi)部參考電壓，或是否需要外部參考電壓。06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院874.6.2并行A/D轉(zhuǎn)換器AD574AD574A是一種帶有三態(tài)緩沖器的快速12位逐次比較式A/D轉(zhuǎn)換芯片，可以直接與8位或16位微處理器相連，而無需附加邏輯接口電路。片內(nèi)有高精度的參考電源和時鐘電路，不需要外接時鐘和參考電壓等電路就可以正常工作。AD574A的轉(zhuǎn)換時間為25S。芯片內(nèi)含有逐次逼近式寄存器SAR、比較器、控制邏輯、DAC轉(zhuǎn)換電路及三態(tài)緩沖器等。AD574A的引腳定義如下：06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院888腳REFOUT：內(nèi)部參考電源輸出(+10V)。10腳REFIN：參考電壓輸入。12腳BIP：偏置電壓輸入。接至正負(fù)可調(diào)的分壓網(wǎng)絡(luò)，以調(diào)整ADC輸出的零點(diǎn)。13腳10VIN：±5V或0～10V模擬輸入。14腳20VIN：±10V或0～20V模擬輸入。7、11腳Vcc、VEE：模擬部分供電的正電源和負(fù)電源，為±12V或±15V。圖4-6-4AD574A的引腳排列圖06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院8915腳DGND：數(shù)字地。9腳AGND：模擬地。9腳AGND：模擬地。16～27腳DB0～DB11：數(shù)字量輸出,高半字節(jié)為DB8～DB11;低半字節(jié)為DB0～DB7。1腳VL：數(shù)字邏輯部分的電源+5V。2腳12/8：數(shù)據(jù)輸出格式選擇端。當(dāng)12/8=1(+5V)時，雙字節(jié)輸出，即12條數(shù)據(jù)線同時有效輸出，當(dāng)12/8＝0(0V)時，為單字節(jié)輸出，即只有高8位或低4位有效。4腳A0：字節(jié)選擇控制線。在啟動AD574A轉(zhuǎn)換時，用來控制轉(zhuǎn)換長度。A0＝0時，按完整的12位A/D轉(zhuǎn)換方式工作，A0＝1時，則按8位A/D轉(zhuǎn)換方式工作。06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院90同時滿足時，AD574A才能處于工作狀態(tài)。3腳、6腳CS、CE：片選信號，當(dāng)CS=0、CE=15腳R/C：讀數(shù)據(jù)/轉(zhuǎn)換制信號,當(dāng)R/C=1，ADC轉(zhuǎn)換結(jié)果的數(shù)據(jù)允許被讀?。籖/C=0，則允許啟動A/D轉(zhuǎn)換。06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院91上述有關(guān)引腳的控制功能的狀態(tài)關(guān)系如表所示

CEA0功能說明100×012位轉(zhuǎn)換100×18位轉(zhuǎn)換101＋5V×12位輸出101地0高8位輸出101地1低4位輸出表4-6-1AD574A控制信號狀態(tài)表06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院921.AD574A單極性和雙極性輸入特性

圖4-6-5AD574A的模擬輸入電路06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院932.AD574A與單片機(jī)的接口

圖4-6-6AD574A與單片機(jī)的接口電路06二月2023集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院943