第十章存儲器與可編程邏輯器件

第十章存儲器和可編程邏輯器件第一節(jié)只讀存儲器第二節(jié)隨機(jī)存儲器第三節(jié)可編程邏輯器件半導(dǎo)體存儲器按功能分只讀存儲器（ROM）隨機(jī)存取存儲（RAM）按元件雙極型存儲器:速度快，功耗大。MOS型存儲器:速度較慢，功耗小，集成度高。存儲器是計算機(jī)和數(shù)字電路系統(tǒng)的重要組成部分ROM用于存放固定不變的信息，工作時只能讀出，不能寫入。RAM即可以讀出，又可以寫入，但斷電時，原寫入的信息會丟失。可編程邏輯器件可根據(jù)需要設(shè)定它的邏輯功能

第一節(jié)只讀存儲器一、固定只讀存儲器ROM的結(jié)構(gòu)框圖存儲輸出讀出電路存儲矩陣地址譯碼器N×M位線（數(shù)據(jù)線）字線（選擇線）地址輸入AN-1A1A0......W0W1WN-1DM-1D0D1......表示存儲容量1、結(jié)構(gòu)（1）存儲矩陣：由存儲單元構(gòu)成，一個存儲單元存儲一位二進(jìn)制數(shù)碼“1”或“0”。存儲器是以字為單位進(jìn)行存儲的。圖中有N×M個存儲單元。（2）地址譯碼器：圖中W0~WN-1稱為字單元的地址選擇線，簡稱字線；地址譯碼器根據(jù)輸入的代碼從W0~WN-1條字線中選擇一條字線，確定與地址代碼相對應(yīng)的一組存儲單元位置。被選中的一組存儲單元中的各位數(shù)碼經(jīng)位線D0~DM-1傳送到數(shù)據(jù)輸出端。ROM主要結(jié)構(gòu)存儲矩陣地址譯碼器輸出電路2、ROM的工作原理二極管ROM電路11A0A1字線位線讀出電路地址譯碼器存儲矩陣存儲輸出地址輸入W0W1W2W3D0D1D2D3A1A0+UA0A1存“1”存“0”

(1)存儲矩陣圖中的存儲矩陣有四條字線和四條位線。共有十六個交叉點，每個交叉點都可看作一個存儲單元。交叉點處接有二極管時，相當(dāng)于存“1”；交叉點處沒有接二極管時，相當(dāng)于存“0”；如：字線W0與位線有四個交叉點，其中與位線D0和D2交叉處接有二極管。當(dāng)選中W0（為高電平）字線時，兩個二極管導(dǎo)通，使位線D0和D2為“1”，這相當(dāng)于接有二極管的交叉點存“1”。交叉點處沒有接二極管處，相當(dāng)于存“0”；位線D1和D3為“0”，這相當(dāng)于沒接有二極管的交叉點存“0”。ROM的特點：存儲單元存“0”還是存“1”是在設(shè)計和制造時已確定，不能改變；而且存入信息后，即使斷開電源，所存信息也不會消失，所以ROM也稱固定存儲器。(2)地址譯碼器圖中是一個二極管譯碼器，兩位地址代碼A1A0可指定四個不同的地址。四個地址的邏輯式分別為：地址譯碼器特點：（1）N取一譯碼：即N條字線中，每次只能選中一條字線。圖示電路為四選一譯碼。（2）最小項譯碼：n個地址輸入變量A0~An最小項的數(shù)目為N=2n。圖示電路最小項為四個。地址譯碼器是一個“與”邏輯陣列上圖存儲器的內(nèi)容地址碼A0A100011011最小項及編號N取一譯碼存儲內(nèi)容W0W1W2W3D0D1D2D3m0m1m2m3000101010010101101000100

10001110從表中可看出：地址譯碼器是一個“與”邏輯陣列11A0A1字線位線讀出電路地址譯碼器存儲矩陣地址輸入W0W1W2W3D0D1D2D3A1A0+UA0A1“0”“0”0001導(dǎo)通0101導(dǎo)通二極管ROM存儲器存儲器與可編程邏輯陣列中常用的邏輯符號

在圖(a)中,多個輸入端“與”門只用一根輸入線表示，稱乘積線。輸入變量A、B、C的輸入線和乘積線的交點有三種情況：(1)黑點“?”為固定連接點，用戶不能改變。(2)叉點“”為用戶定義編程點，出廠時此點是接通的,用戶可根據(jù)需要斷開或保持接通。(3)既無“?”也無“”時，表示該點是斷開的或編程時擦除的，其對應(yīng)的變量B不是“與”門的輸入量。ABC&FF=AC(a)ACB≥1F(b)F=A+C1(c)F1=AF2=AAF1F2存儲矩陣是一個“或”邏輯陣列W3=A1A0m3m2W2=A1A0m1W1=A1A0m0W0=A1A0A0A1地址譯碼器D3D2D1D0簡化的ROM存儲矩陣陣列圖有二極管無二極管二、可編程序只讀存儲器

雙極型存儲矩陣存“1”存“0”D3D2D1D0W2W1W0+UDDW3“1”“0”“0”“0”選中1101D3D2D1D0W2W1W0+UDDW3導(dǎo)通1D31D21D11D0W0W1W2W3負(fù)載管+UDD

MOS型存儲矩陣“1”“0”“0”“0”選中00101101導(dǎo)通三、可改寫只讀存儲器目前已研制成功電擦除的ROM，稱為EAROM。在讀、寫、擦除時，均可采用5V電源，使用方便。其信息保持時間可達(dá)10年以上，擦寫次數(shù)超過一萬次，已接近EPROM的水平。

EPROM寫入信息后，當(dāng)需要改變時，可用強(qiáng)紫外線或X射線，對EPROM芯片上方的石英玻璃窗口照射10～30min，使EPROM恢復(fù)為初始狀態(tài)，存儲單元全為1，又可重新寫入。四、EPROM2716簡介EPROM2716是容量為2K字×8位的可改寫只讀存儲器，A0～A10是地址線，D0～D7是數(shù)據(jù)輸出端。工作方式由控制信號、PD/PGM及編程電源UPP決定

讀出方式、寫入方式、校核方式、待機(jī)方式、禁止寫入方式、輸出呈高阻狀態(tài)禁止數(shù)據(jù)讀出方式。1.ROM實現(xiàn)組合邏輯函數(shù)五、ROM的應(yīng)用

ROM不僅用于存儲專用程序，而且在實現(xiàn)組合邏輯、時序邏輯方面也得到了廣泛應(yīng)用。例1試用ROM實現(xiàn)以下組合邏輯函數(shù)。

ROM的地址譯碼器輸出包含全部輸入變量的最小項；ROM輸出又是這些最小項的和。因此，任何形式的組合邏輯函數(shù)均可通過向ROM寫入相應(yīng)數(shù)據(jù)來實現(xiàn)。和

解邏輯函數(shù)含有三個變量，則用有3位地址碼、兩位數(shù)據(jù)輸出的8字×2位的ROM。將A、B、C三個變量分別接至地址輸入端A2、A1、A0，按照邏輯函數(shù)要求存入相應(yīng)數(shù)據(jù)，即可在數(shù)據(jù)輸出端D0、D1得到F1、F2，其ROM陣列如圖所示

。2.ROM構(gòu)成的字符發(fā)生器字符發(fā)生器常用于顯示終端、打印機(jī)及其其它一些數(shù)字裝置。將各種字母、數(shù)字等字符事先存儲在ROM的存儲矩陣中，再以適當(dāng)?shù)姆绞浇o出地址碼，某個字符就能讀出來，并驅(qū)動顯示器顯示。下面用ROM構(gòu)成的字符發(fā)生器顯示字母R來說明其工作原理。

字符顯示原理圖(b)WOW1W2W3W4W5W6(a)000001010011100101110D4D3D2D1D0行譯碼器A2A1A0讀出電路

由圖可看出該字符顯示器由7行5列構(gòu)成存儲矩陣，將字母R的形狀分割成若干部分并在相應(yīng)的單元存入信息“1”。當(dāng)?shù)刂份斎胗?00~110周期地循環(huán)變化時,即可逐行掃描各字線,把字線W0~W7所存儲的字母“R”的字形信息從位線D0~D4讀出。使顯示設(shè)備一行行的顯示出圖(b)的字形。第二節(jié)隨機(jī)存儲器隨機(jī)存取存儲器（RAM），它能隨時從任何一個指定地址的存儲單元中取出（讀出）信息，也可隨時將信息存入（寫入）任何一個指定的地址單元中。因此也稱為讀/寫存儲器。優(yōu)點：讀/寫方便缺點：信息容易丟失，一旦斷電，所存儲器的信息會隨之消失，不利于數(shù)據(jù)的長期保存。地址輸入An-1A0A1地址譯碼器存儲矩陣數(shù)據(jù)線讀寫/控制電路讀/寫控制(R/W)片選(CS)輸入/輸出I/O......

RAM的結(jié)構(gòu)框圖1.存儲矩陣：由存儲單元構(gòu)成，一個存儲單元存儲一位二進(jìn)制數(shù)碼“1”或“0”。與ROM不同的是RAM存儲單元的數(shù)據(jù)不是預(yù)先固定的，而是取決于外部輸入信息，其存儲單元必須由具有記憶功能的電路構(gòu)成。2.地址譯碼器：也是N取一譯碼器。3.讀/寫控制電路：當(dāng)R/W=1時，執(zhí)行讀操作，R/W=0時，執(zhí)行寫操作。4.片選控制：當(dāng)CS=0時，選中該片RAM工作，CS=1時該片RAM不工作。一、靜態(tài)隨機(jī)存儲器MOS型RAM靜態(tài)RAM：管子數(shù)目多，功耗大，但只要不斷電，信息就永久保存。動態(tài)RAM：集成度高，功耗小，但必須定期給電容補(bǔ)充電荷，以防存儲信息的丟失。一般情況下，大容量的存儲器使用動態(tài)RAM；小容量的存儲器使用靜態(tài)RAM。9GNDCS8A27A16A05A34A43A52A61I/O0A9A8A7UCC121011141315161718I/O1I/O2I/O3R/WRAM2114RAM2114外引線排列圖容量：1024字4位地址線：A9~A0(210=1024)數(shù)據(jù)線：I/O3~I/O0二、動態(tài)隨機(jī)存儲器動態(tài)RAM的存儲矩陣通常是利用MOS管柵極電容對電荷的暫存作用來存儲信息。動態(tài)RAM單管電路

寫入信息時,使字選線為1,門控管V導(dǎo)通,待寫入的信息由位線(數(shù)據(jù)線D)存入電容CS讀出時也要使字選線為1，V管導(dǎo)通，存儲在CS上的信息通過V管送到位線上。

位線作為輸出時，可等效為一個輸出電容CD，讀到位線上的信息(電荷)對CD充電，這使得CS的電壓由約0.2V降到0.1V。讀出后必須重新(刷新)使CS上的信號電平得到恢復(fù)。

1、位擴(kuò)展方式(RAM2114位數(shù)擴(kuò)展)將幾片的地址端、R/W端、CS端并接在一起A9…A0

R/W

CSRAM2114(1)I/O3I/O7I/O6I/O2I/O5I/O1I/O4I/O0A9…A0

R/W

CSI/O3I/O2RAM2114(2)I/O1I/O0I/O0I/O3I/O2I/O1高四位低四位A9A0R/WCS地址碼…三、存儲器容量的擴(kuò)展2、字?jǐn)U展A11~A0十二根地址線，組成4096字4位的RAMRAM2114字?jǐn)U展...RAM21114(1)I/O(2)I/O(3)I/O(4)I/OA11A10A11A102/4線譯碼器R/WA0A9I/O3I/O2I/O1I/O0A11A10A11A10A11A10A9…A0R/WCSA9…A0R/WCSA9…A0R/WCSA9…A0R/WCS

RAM2114字?jǐn)?shù)擴(kuò)展...RAM21114(1)I/O(2)I/O(3)I/O(4)I/OA11A10A11A102/4線譯碼器R/WA0A9I/O3I/O2I/O1I/O0A11A10A11A10A11A10A9…A0R/WCSA9…A0R/W

CSA9…A0R/W

CSA9…A0R/W

CS00選中0可編程邏輯器件（PLD）它是由用戶自行定義功能（編程）的一類邏輯器件的總稱。PLD基本結(jié)構(gòu)框圖輸入電路"與"陣列"或"陣列輸出電路......第三節(jié)可編程邏輯器件1)可編程只讀存儲器(PROM)：固定的“與”陣列和可編程的“或”陣列。2)可編程邏輯陣列PLA：“與”陣列和“或”陣列均可編程。3)可編程陣列邏輯(PAL)：可編程的“與”陣列和固定的“或”陣列(一次編程)。4)通用陣列邏輯(GAL)：可編程的“與”陣列和固定的“或”陣列(多次編程)

可編程邏輯器件的結(jié)構(gòu)主要的有以下4種：一、可編程邏輯陣列PLA與PROM的結(jié)構(gòu)相似，其區(qū)別在于PLA譯碼器部分也可由用戶自己編程。1A21A11A0&&&&&&≥1D2D1≥1D0≥1PLA陣列圖可編程“或”陣列可編程“與”陣列例1:試用PROM產(chǎn)生一組邏輯函數(shù)。解：(1)由于PROM的地址譯碼器是固定的最小項“與”陣列，所以需將F0~F2各式化為最小項形式。(3)由F