第二章8086系統(tǒng)結構

第二章 8086系統(tǒng)結構本章重點內(nèi)容：

8086CPU的結構及工作原理8086CPU的引腳及其功能8086的存儲器組織8086的系統(tǒng)配置1第二章 8086系統(tǒng)結構

Intel8086是標準的16位微處理器，8086

CPU是雙列直插封裝，40根引腳，單一正5V供電。具有16位的數(shù)據(jù)總線，20位的地址總線，可以管理1MB的存儲器空間。8086外部數(shù)據(jù)總線是16位8088外部數(shù)據(jù)總線是8位Intel8088是準16位微處理器。它們在內(nèi)部結構上都是按16位設計的，8086與8088的內(nèi)部結構類似,都有20根地址總線,主要區(qū)別是在外部數(shù)據(jù)總線數(shù)不同。2一、8086CPU的內(nèi)部結構從功能上劃分，8086微處理器的內(nèi)部分為總線接口部件和執(zhí)行部件兩部分?？偩€接口部件(BIU)

-與微處理器外部總線連接，負責與存儲器、I/O接 口進行聯(lián)絡，負責形成地址、取指令、指令排隊、讀/寫操作數(shù)、總線控制。執(zhí)行部件(EU)負責指令的執(zhí)行，包括對通用寄存器、ALU和標志寄存器進行管理和控制從BIU取得指令和數(shù)據(jù)，向BIU提供地址和數(shù)據(jù)2.18086CPU的結構3總線控制電路標志寄存器暫存器EU控制器123456ALU∑

CSSSESIP內(nèi)部寄存器DLDHCLCHBLBHALAHSPDISIAB(20位)DB(16位)指令隊列ALU數(shù)據(jù)總線(16位)隊列總線(8位)8086的16位DB指令執(zhí)行單元EU總線接口單元BIUBPDSALU41.總線接口部件（BIU——BusInterfaceUnit）4個16位的段地址寄存器CS—代碼段寄存器DS—數(shù)據(jù)段寄存器SS—堆棧段寄存器ES—擴展段寄存器功能:負責形成地址、取指令、指令排隊、讀/寫操作數(shù)、總線控制。BIU的組成:2)16位的指令指針寄存器IP：存放下一條要執(zhí)行指令 的偏移地址。3)20位的地址加法器∑：形成地址。CSDSSSES15051.總線接口部件4個16位的段地址寄存器16位的指令指針寄存器IP20位的地址加法器∑例：CS的內(nèi)容是89ABH，IP的內(nèi)容是201H20位的地址加法器∑生成的地址是：89AB0H +0201H

89CB1H64)總線控制電路：發(fā)出總線控制信號，實現(xiàn)存儲器讀/寫控制 和I/O的讀/寫控制。同時也是8086CPU與外部打交道的不可缺 少的路徑，它將8086CPU的內(nèi)部總線與外 部總線相連。1.總線接口部件71.總線接口部件5)6個字節(jié)的指令隊列緩沖器提高CPU的效率指令的一般執(zhí)行過程：取指令指令譯碼讀取操作數(shù)執(zhí)行指令存放結果8086以前的CPU采用串行工作方式：

取指令1執(zhí)行1取操作數(shù)2執(zhí)行2CPUBUS忙碌忙碌忙碌忙碌存結果1取指令21）CPU執(zhí)行指令時總線處于空閑狀態(tài)2）CPU訪問存儲器(存取數(shù)據(jù)或指令)時要等待總線操作的完成81.總線接口部件8086CPU采用并行工作方式BIU不斷地從存儲器取指令送入指令隊列，EU不斷地從指令隊列取出指令執(zhí)行EU和BIU構成了一個簡單的2工位流水線

指令預取隊列IPQ是實現(xiàn)流水線操作的關鍵（類 似于工廠流水線的傳送帶）取指令2取操作數(shù)BIU存結果取指令3取操作數(shù)執(zhí)行1執(zhí)行2執(zhí)行3

EUBUS忙碌忙碌忙碌忙碌忙碌忙碌取指令1忙碌取指令491.總線接口部件新型CPU將一條指令劃分成更多的階段，以便可以同時執(zhí)行更多的指令例如，PIII為14個階段，P4為20個階段(超級流水線)指令預取隊列的存在使EU和BIU兩個部分可同時進行工作，從而提高了CPU的效率；降低了對存儲器存取速度的要求。10總線控制電路標志寄存器暫存器EU控制器123456ALU∑

CSSSESIP內(nèi)部寄存器DLDHCLCHBLBHALAHSPDISIAB(20位)DB(16位)指令隊列ALU數(shù)據(jù)總線(16位)隊列總線(8位)8086的16位DB指令執(zhí)行單元EU總線接口單元BIU1234BPDS5112.執(zhí)行單元EU(ExecutionUnit)功能:負責指令譯碼和指令的執(zhí)行1）16位的算術邏輯單元ALU

完成8或16位的算術/邏輯運算。

EU的組成:2）EU控制器:

取指令控制和EU時序控制。123）4個16位通用寄存器:

AX—累加器BX—基址寄存器CX—計數(shù)器DX—數(shù)據(jù)寄存器AHBHCHDHDLALBLCLSPBPSIDI4）4個16位專用寄存器:

SP—堆棧指針寄存器BP—基址指針寄存器SI—源變址寄存器DI—目的變址寄存器2.執(zhí)行單元EU5）標志寄存器PSW

：(16位)

EU的組成:13EU的工作過程：

從隊列中取得指令，進行譯碼，根據(jù)指令要求向EU內(nèi)部各部件發(fā)出控制命令，完成執(zhí)行指令的功能。若執(zhí)行指令需要訪問存儲器或I/O端口，則EU將操作數(shù)的偏移地址送給BIU，由BIU取得操作數(shù)送給EU。2.執(zhí)行單元EU14二、寄存器結構

通用（數(shù)據(jù)）寄存器組15870AHBHCHDHDLALBLCLCSDSSSES150SPBPSIDI150IPPSW150段寄存器指針和變址寄存器指令指針和標志位寄存器AXBXCXDX151.通用寄存器組8086CPU的EU中有4個16位的通用寄存器，即AXBXCXDX這四個通用寄存器也可作為8個8位寄存器使用，但只能存放8位數(shù)據(jù)，不能存放地址。有些特殊指令中，默認使用某個通用寄存器，根據(jù)這樣的指令，可以把AX、BX、CX、DX分別稱為累加器、基址寄存器、計數(shù)器、數(shù)據(jù)寄存器。P25的表2-1列出了通用寄存器的特殊用途15870AHBHCHDHDLALBLCL162.指針和變址寄存器基址指針寄存器BP源變址寄存器SI堆棧指針寄存器SP目的變址寄存器DI這四個16位寄存器中存放的內(nèi)容是某一個段內(nèi)地址的偏移量，用來形成操作數(shù)地址，主要在堆棧操作和變址運算中使用。BP、SP稱為指針寄存器，與SS聯(lián)用，用于訪問堆棧段。其中SP始終指向堆棧的棧頂SI、DI稱為變址寄存器，與DS聯(lián)用，為訪問數(shù)據(jù)段提供段內(nèi)偏移地址。在字符串指令中，源、目的操作數(shù)的偏移量分別在SI、DI中，分別與DS、ES聯(lián)用，不可互換173.段寄存器8086CPU地址線是20位(1MB)，但內(nèi)部寄存器都是16位,只能直接尋址64KB，因此采用分段技術，即將1MB的存儲空間分為若干邏輯段，每段長64KB，每個段的起始地址的高16位存放在4個段寄存器（代碼段、數(shù)據(jù)段、堆棧段、附加段）中，稱為段基址。對某個存儲單元，可以如下去獲?。涸搯卧鶎俚亩位吩搯卧谠摱蔚钠频刂?有效地址)把段基址左移4位（二進制的4位，對應于十六進制的一位），再加上段內(nèi)偏移地址就可得到該單元的物理地址存儲器分段18存儲器物理地址的計算方法段地址（段寄存器值） 段內(nèi)有效地址(位移量)物理地址(20bit)16bit16bit20bit0000+0000193.段寄存器例：求下列寄存器組合所尋址的存儲單元的地址：DS＝A000H，BX＝1000HSS＝2900H，SP＝3A00H把數(shù)據(jù)段基址左移4位得A0000H，加上1000H，得該存儲單元地址為A1000H把堆棧段基址左移4位得29000H，加上3A00H，得該存儲單元地址為3CA00H204.指令指針寄存器 指令指針寄存器IP用來存放將要執(zhí)行的下一條指令在現(xiàn)行代碼段中的偏移地址，即指向下一條指令，控制程序的流程。程序運行時，由BIU自動修改，一般情況下每次將其值加1，但是遇到調(diào)用子程序、中斷指令等時，要先把IP當前的內(nèi)容存放在堆棧中，等待子程序、中斷處理完后，從堆棧中取出原值，使主程序繼續(xù)執(zhí)行。215.標志寄存器PSWPSW中使用了9個標志位，其中控制標志3個，狀態(tài)標志6個。CFPFAFZFSFOFTFIFDF01234567891011121314151）3個控制標志：控制處理器的某一特定功能。(1)IF

(InterruptEnableFlag)

—可屏蔽中斷允許標志:

IF=1表示允許CPU響應外部可屏蔽中斷請求。

IF對不可屏蔽中斷和內(nèi)部中斷無影響。(2)

DF

(DirectionFlag)

—方向標志：指定字符串處理指令的地址變化方向。

DF=0

地址增量變化；DF=1地址減量變化。223個控制標志：CFPFAFZFSFOFTFIFDF0123456789101112131415(3)TF(TrapFlag)—陷阱標志(單步執(zhí)行標志):

TF=1CPU執(zhí)行單步方式；

TF=0CPU正常執(zhí)行2）6個狀態(tài)標志：表示處理器當前運行的狀態(tài)。CF(CarryFlag)—進位標志:運算結果最高位是否發(fā)生進(借)位。CF=1進（借）位；CF=0無進（借）位236個狀態(tài)標志：(2)ZF(ZeroFlag)—零標志：指出當前運算結果是否為0 ZF=1當前運算結果為0；否則為非0。(3)SF(SignFlag)—符號標志:表示本次運算結果的正負 SF=1負值；SF=0正值。(4)AF(AuxiliaryCarryFlag)—輔助進位標志:低4位向前有進(借)位。一般在BCD碼運算中作為是否進行十進制調(diào)整的判斷依據(jù)。

AF=1進（借）位；AF=0無進（借）位CFPFAFZFSFOFTFIFDF012345678910111213141524(6)PF(ParityFlag)—奇/偶標志：運算結果低8位中“1”的個數(shù)的奇偶數(shù)。用于數(shù)據(jù)傳輸時的奇偶校驗。 PF=1運算結果低8位中1的個數(shù)為偶數(shù)；

PF=0運算結果低8位中1的個數(shù)為奇數(shù)。(5)OF(OverflowFlag)—溢出標志：運算結果是否溢出， 雙高位判別法確定。 OF=1結果超出運算長度的補碼表示范圍； OF=0無溢出。CFPFAFZFSFOFTFIFDF012345678910111213141525例： 0001010000111001+ 0100010101101010

0101100110100011最高位=0低8位中有4個“1”運算結果不為全0低4位向前有進位最高位向前沒有進位次高位向前沒有進位SF=?PF=?ZF=?AF=?CF=?OF=?SF=0PF=1ZF=0AF=1CF=0OF=026復位后的內(nèi)部各個寄存器狀態(tài)：

CS寄存器：FFFFHDS寄存器：0000HSS寄存器：0000HES寄存器：0000H

標志寄存器：清除指令隊列：清除272.28086CPU的引腳及其功能8086/8088CPU有40個引腳:20根地址線/16根數(shù)據(jù)線分時復用，通過外部鎖存器和緩沖器（三態(tài)門）把微處理器的復用引腳分別連在系統(tǒng)的地址總線和數(shù)據(jù)總線上。電源和地線其余為控制線282.28086CPU的引腳及其功能8086微處理器設計了兩種工作方式，最小工作模式(MN)和最大工作模式(MX)。同樣是40根引腳，但是在不同工作模式時，部分引腳的定義又有所不同。當8086/8088與存儲器和外設組成計算機系統(tǒng)時，如果存儲器容量不大和外設種類較少時，它與較少的芯片(8282地址鎖存器,8286發(fā)送/接收接口芯片)按最小模式構成計算機系統(tǒng)；若系統(tǒng)較大，則需要協(xié)處理器(8288總線控制器)協(xié)助它們產(chǎn)生各種控制信號，此時稱它們工作在最大模式。29一、8086CPU的管腳定義30引腳的功能:一、兩種模式下都要用的引線(一) 電源、地、時鐘信號40 Vcc+5V1和20 GND19 CLK

時鐘頻率為5MHz，占空比1/3達最佳狀態(tài)，即1/3周期為高電平，2/3周期為低電平；為CPU和總線控制邏輯電路提供定時手段。312~16，39

AD0~AD15地址/數(shù)據(jù)分時復用引腳， 雙向，三態(tài)(二) 復用總線引腳38~35 A16~A19

/S3~S6

地址/狀態(tài)分時復用引腳， 輸出，三態(tài)32A16~A19

/S3~S6引腳說明

地址/狀態(tài)分時復用引腳，在T1狀態(tài)時用來輸出地址的高4位(A16~A19

)；其余時間作為內(nèi)部狀態(tài)信息(S3~S6)來輸出。當系統(tǒng)總線處于“保持響應”時，A16~A19/S3~S6高阻態(tài)。

S3~S6的作用：

S6=0用來指示8086當前與總線相連，通常保持0；

S5=1表示當前允許可屏蔽中斷請求。

=0表示當前禁止可屏蔽中斷請求33A16~A19

/S3~S6引腳說明DS（數(shù)據(jù)段）11CS（代碼段）或不需要段寄存器01SS（堆棧段）10ES（擴展段）00段寄存器S3S4S4、S3組合指示當前正在使用的段寄存器。3434BHE/S7

高8位數(shù)據(jù)總線允許/狀態(tài)復用引腳，輸出，三態(tài)，低電平有效。S7沒采用輸出低電平表示高8位數(shù)據(jù)線D15~D8上數(shù)據(jù)有效。BusHighEnableBHE和A0的代碼組合存儲器分體358088CPU與存儲器的DB、AB連接數(shù)據(jù)總線DB7~DB0D7~D0存儲器A19~A08088系統(tǒng)A19~A03621RESET：輸入，高電平有效，復位信號。使微處理器停止現(xiàn)行操作，并進行初始化：CS置為FFFFH，其余寄存器清零、指令隊列清空。(三) 處理器控制信號22READY：輸入，高電平有效，存儲器或I/O端口準備就緒引腳。當進行總線操作時，該引腳有效才可以完成數(shù)據(jù)傳送操作，否則會一直等待該引腳為有效狀態(tài)。23TEST：輸入，低電平有效，測試引腳。當它有效時，可以使微處理器退出WAIT指令的執(zhí)行。3718INTR(InterruptRequest)：輸入，高電平有效，可屏蔽中斷請求引腳(三) 處理器控制信號33MN/MX(Min/Max)：工作方式選擇。接高電平表示工作在最小模式，低電平表示工作在最大模式。32RD：輸出，三態(tài)，低電平有效，讀控制引腳17NMI：輸入，上升沿有效，不可屏蔽中斷請求引腳29WR：輸出，三態(tài)，低電平有效，寫控制引腳28M/IO：輸出，三態(tài)，高電平時，CPU訪問存儲器；低電平時，CPU訪問I/O接口。38（四）在不同工作方式下定義不同的引腳31 HOLD RQ/GT0

總線保持30 HLDA RQ/GT1

29 WR

LOCK

寫控制變成總線封鎖

28 M/IO S2

存儲器/接口選擇、27 DT/R S1

數(shù)據(jù)傳輸方向控制、數(shù)據(jù)26 DEN S0

輸出允許變?yōu)闋顟B(tài)輸出25 ALE QS0

地址鎖存控制、中斷24 INTA QS1

響應信號變成指令隊列

最小模式

最大模式

狀態(tài)輸出39在最小模式下：INTA（InterruptAcknowledge）：中斷響應輸出信號，低電平有效，用來對外設的中斷請求做出響應。DEN（DataEnable）：數(shù)據(jù)允許信號，輸出，三態(tài)，為8286/8287數(shù)據(jù)總線收發(fā)器提供一個控制信號，表示CPU當前準備發(fā)送或接收一個數(shù)據(jù)。ALE（AddressLatchEnable）：地址鎖存允許信號，輸出，高電平有效。DT/R（DataTransmit/Receive）：數(shù)據(jù)收/發(fā)控制信號，輸出，用于控制雙向驅(qū)動器8286/8287的數(shù)據(jù)傳送方向。高電平時數(shù)據(jù)發(fā)送；低電平時數(shù)據(jù)接收；DMA方式時高阻態(tài)。242526274027 DT/R數(shù)據(jù)傳輸方向控制26 DEN 數(shù)據(jù)傳輸允許25 ALE 地址鎖存控制在最小模式下：8086地址鎖存器(8282/74373)數(shù)據(jù)收發(fā)器(8286/8287/74245)AB/DBCBALEDENDT/R41在最小模式下：M/IO(Memory/IO)：存儲器/輸入輸出接口控制信號，輸出，三態(tài)。高電平時表示CPU和存儲器之間進行數(shù)據(jù)傳輸；低電平時表示CPU和I/O設備之間進行數(shù)據(jù)傳輸；DMA方式時高阻態(tài)。WR(Write)：寫信號，輸出，低電平有效，表示CPU當前正在進行存儲器或I/O寫操作，具體為哪種寫操作由M/IO信號決定，DMA方式時高阻態(tài)。282942在最小模式下：HOLD（HoldRequest）：總線保持請求信號，輸入，高電平有效，其他總線主控者向CPU請求使用總線的信號。HLDA（HoldAcknowledge）：總線保持響應信號，輸出，高電平有效，表示對其它主部件的總線請求做出響應，如果CPU允許，與此同時讓出總線。ABDBCBCPUMEMDMAI/OHOLDHLDA高速設備313043從指令隊列中取走后續(xù)字節(jié)11隊列為空01從指令隊列的第一個字節(jié)中取走代碼10無操作00狀態(tài)QS0QS124，25:QS1，QS0（InstructionQueueStatus）：指令隊列狀態(tài)信號，輸出，表示當前8086中指令隊列的狀態(tài)。在最大模式下：44S2，S1，S0（BusCycleStatus）：總線周期狀態(tài)信號，輸出，這三個信號組合可指出當前總線周期中所進行的數(shù)據(jù)傳輸過程的類型。最大模式系統(tǒng)中的總線控制器8288就是利用它們來產(chǎn)生對存儲器和I/O的控制信號。在最大模式下：S2表示存儲器操作(1)還是IO操作(0)S1表示讀(0)還是寫(1)28,27,2645S2，S1，S0的代碼組合狀態(tài)編碼表：無操作111寫內(nèi)存011讀內(nèi)存101取指令001操作過程S0S1S2暫停110寫I/O端口010讀I/O端口100發(fā)中斷響應信號000操作過程S0S1S246在最大模式下：LOCK：總線封鎖信號，輸出，低電平有效，用來封鎖外部處理器使用總線。DMA方式時高阻態(tài)

RQ/GT1，RQ/GT0（Request/Grant）：總線請求信號（輸入）/總線請求允許信號（輸出），低電平有效，這兩個信號都是雙向的，總線請求信號和允許信號在同一引腳上傳輸，但方向相反。這兩個信號端可供CPU以外的2個處理器用來發(fā)出使用總線的請求信號和接收CPU對總線請求信號的回答信號。2930,31472.38086存儲器組織一、存儲器地址的分段8086把整個1MB的存儲空間分為許多邏輯段，每段容量不大于64KB，段與段之間可以連續(xù)，也可以重疊或分開。8086有20條地址引線，可尋址從00000H到FFFFFH共1MB的存儲空間，但8086/8088內(nèi)部包括各種寄存器均為16位，如何解決這個問題？跳過481.存儲器地址的分段 IBMPC機固定每16字節(jié)為一小段，邏輯段必須從每小段的首地址開始，所以邏輯段的首地址肯定能被16整除，即段的首地址的后4位二進制數(shù)一定為0。2.38086存儲器組織492.物理地址的形成段基址：邏輯段的首地址，16位，存放于段寄存器里。偏移地址：某個存儲單元相對于該段首地址的偏移量，16位，在0000～FFFFH之間，存放于IP或通用寄存器中。邏輯地址：存儲單元的邏輯地址由16位無符號的段基址和偏移地址組成物理地址：存儲器的絕對地址，CPU訪問存儲器的實際尋址地址。00000H～FFFFFH2.38086存儲器組織502.物理地址的形成CSSSDSES代碼段堆棧段數(shù)據(jù)段附加段00000HFFFFFH段寄存器64K偏移地址段寄存器0154位015物理地址加法器0192.38086存儲器組織518086存儲器組織一、存儲器地址的分段2.物理地址的形成對存儲器的不同操作，BIU的地址加法器使用的邏輯地址、偏移地址來源也不同。操作類型隱含段地址來源可替換段地址偏移地址取指令CS無IP堆棧操作SS無SP存取變量DSCS、ES、SS有效地址EABP為間址SSCS、DS、ES有效地址EA源字符串DSCS、ES、SSSI目標字符串ES無DI返回528086存儲器組織二、存儲器的分體結構原因：8086CPU的數(shù)據(jù)總線寬度是16位，而存儲器的數(shù)據(jù)線寬均為8位，且8086CPU有8位存儲器操作指令。512K×8位奇地址存儲體(A0=1)512K×

8位偶地址存儲體(A0=0)000000000200004000010000300005220-1=FFFFFFFFFE=

220-2…………53二、存儲器的分體結構DB7~DB0奇地址存儲體偶地址存儲體BHEA0A19~A18086最小系統(tǒng)DB15~DB8BHE為低電平時，選通奇地址存儲體，A0為低電平時，選通偶地址存儲體D7~D0A18~A0D7~D0A18~A0CSCS548086存儲器組織二、存儲器的分體結構BHEA0操作所用數(shù)據(jù)引腳00從偶地址開始讀/寫一個字AD15~AD001從奇地址讀/寫一個字節(jié)AD15~AD810從偶地址讀/寫一個字節(jié)AD7~AD001從奇地址開始讀/寫一個字AD15~AD8AD7~AD010BHE和A0的代碼組合和對應的操作：558086存儲器組織二、存儲器的分體結構存儲單元的內(nèi)容：存放字節(jié)時，只需存放到相應地址的存儲單元；存放字時，低字節(jié)存放在低地址單元，高字節(jié)存放在高地址單元。這里的“低”不一定是“偶”，“高”不一定是“奇”12341234H152H015200100h00103h00101h00104h存放“字”的原則：從給出的地址存放低位數(shù)據(jù)，該地址+1存放高位數(shù)據(jù)。讀取也是一樣，從給出的地址讀取數(shù)據(jù)作為低位，該地址+1讀取數(shù)據(jù)作為高位56二、存儲器的分體結構8086存儲器組織若字從偶地址開始，則CPU讀/寫一個字時，只需訪問存儲器一次；若字從奇地址開始，則CPU讀/寫一個字時，要訪問兩次：第一次：讀取奇地址的數(shù)據(jù)作為低位數(shù)據(jù)，AD15～AD8有效，忽略AD7～AD0；第二次：讀取偶地址的數(shù)據(jù)作為高位數(shù)據(jù)，AD7～AD0有效，忽略AD15～AD8為了加快程序運行速度，應該從偶地址開始存放字數(shù)據(jù)，這種存放方式稱為“對準存放”返回578086存儲器組織三、堆棧的概念堆棧：在存儲器中開辟一個區(qū)域，用來存放需要暫時保存的數(shù)據(jù)。段基址由寄存器SS指定，棧頂由SP指定。因為堆棧操作都是以字為單位，所以SP始終指向偶地址單元。堆棧的操作：入棧、出棧指令格式分別為：PUSH操作數(shù)POP操作數(shù)操作原則：先進后出58三、堆棧的概念例2-3：已知SS=C000H,SP=1000H，指出當前棧頂在存儲器中的位置C0000C1000棧頂棧底注意：先進棧的內(nèi)容要后出棧。(教材P40例2-4、5)2)進、出棧指令(PUSH和POP)要成對。（教材P41例2-6）8086存儲器組織C1001592-48086系統(tǒng)配置根據(jù)使用目的不同，8086系統(tǒng)可以配置為最小模式和最大模式，由CPU的引腳MN/MX設定。最小模式為單機系統(tǒng)，系統(tǒng)需要的控制信號由CPU提供最大模式為多處理器/協(xié)處理器系統(tǒng)，即一個系統(tǒng)中可以有兩個以上微處理器，CPU提供信號控制8288，系統(tǒng)中所需要的控制信號由總線控制器8288提供。60一、最小模式系統(tǒng)最小模式下，除了8086CPU、存儲器、I/O接口芯片外，還需要：1片8284時鐘發(fā)生器3片8282/8283或74LS373，作為地址鎖存器2片8286/8287或74LS245，作為雙向數(shù)據(jù)總線收發(fā)器61最小系統(tǒng)組成621、地址鎖存器8282/8283CPU與存儲器或I/O端口交換數(shù)據(jù)時，CPU要先發(fā)出地址，然后發(fā)出控制信號和傳送數(shù)據(jù)，但是8086CPU的地址/數(shù)據(jù)線分時復用，為了在讀/寫期間地址穩(wěn)定，必須先鎖存地址8282與8283的區(qū)別：8282的輸入與輸出是同相的，8283卻是反相的。63641.8282/8283鎖存器1234567891020191817161514131211DI0DI1DI2DI3DI4DI5DI6DI7OEGNDVcc(+5V)DO0DO1DO2DO3DO4DO5DO6DO7STB8282DI0～DI7：8位數(shù)據(jù)輸入DO0～DO7：8位數(shù)據(jù)輸出GND：地Vcc：電源OE：輸出允許信號STB：選通信號，與CPU的ALE相連651.8282/8283鎖存器從芯片可以看出，8282/8283是8位數(shù)據(jù)鎖存，而地址線有20根，還要加上BHE，所以需要3片8282/8283。

CPU在進行讀/寫時，首先把20位地址和BHE送到總線上，在地址鎖存允許信號ALE有效時，將地址和BHE鎖存到8282/8283鎖存器中OE接地，使CPU輸出來的地址碼和BHE信號穩(wěn)定地輸出在地址總線和控制總線上662.雙向數(shù)據(jù)總線收發(fā)器8286/82871234567891020191817161514131211A0A1A2A3A4A5A6A7OEGNDVcc(+5V)B0B1B2B3B4B5B6B7T8286A0～A7：8位數(shù)據(jù)輸入/輸出B0～B7：8位數(shù)據(jù)輸入/輸出GND：地Vcc：電源OE：輸出允許信號T：控制數(shù)據(jù)傳送方向，與CPU的DT/R相連673.時鐘發(fā)生器8284 8086CPU的內(nèi)部和外部的時間基準信號由時鐘輸入信號CLK(CPU的19號引腳)提供，CLK是由外部時鐘發(fā)生器8284產(chǎn)生。8284的功能包括3部分：時鐘信號發(fā)生器復位生成電路就緒控制電路683.時鐘發(fā)生器8284123456789CSYNCPCLKAEN1RDY1READYRDY2AEN2CLKGND8284VccX1X2ASYNCEFIF/COSC

RESRESET181716151413121110693.時鐘發(fā)生器8284時鐘信號發(fā)生器OSC：晶體振蕩器工作頻率CLK：為晶體頻率或EFI輸入頻率的1/3PCLK：2分頻CLK后的時鐘，供PC/XT機的外設使用。X1、X2：晶體連接端，輸入(晶振)EFI：外加頻率輸入端F/C：頻率/晶體選擇端，選擇工作方式輸入輸出Ⅱ70返回713.時鐘發(fā)生器82842)復位生成電路由RES輸入信號來觸發(fā)，產(chǎn)生復位信號RESET，送給CPU的RESET端3)就緒控制電路輸入信號RDY1、RDY2，分別受AEN1、AEN2控制ASYNC輸入端規(guī)定了就緒信號同步操作的兩種方式。外界的準備好信號RDY經(jīng)就緒控制電路同步，輸出準備好信號READY，在CLK下降沿處使READY有效。728284內(nèi)部結構振蕩器DCKQCKDQCKDQ÷3SYNC÷2SYNCRESX1X2CYSNCF/CEFIAEN1RDY1RDY2AEN2ASYNCRESETOSCCLKPCLKREADY8284內(nèi)部結構

7374讀操作過程：1.M/IO,DT/R2.地址送出并鎖存3.地址到總線4.讀信號有效5.數(shù)據(jù)線傳送75二、最大模式系統(tǒng)在最大模式中要增加總線控制器8288和總線裁決器8289，以協(xié)調(diào)以CPU為中心的多處理器系統(tǒng)的協(xié)調(diào)工作。此時CPU的狀態(tài)信號送給8288和8289，由8288輸出控制信號，由8289來裁決總線使用權分給誰。7677總線控制器82881234567891020191817161514131211IOBCLKS1DT/RALEAENMRDCAMWCMWTCGNDVcc(+5V)S0S2MCE/PDENDENCENINTAIORCAIOWCIOWC8288788288內(nèi)部結構79總線控制器82881）總線狀態(tài)信號：S2～S0：由CPU輸入2）控制輸入信號：CLK：時鐘信號，由8284提供AEN：地址允許信號，由總線裁決器8289提供CEN：命令允許信號，外部輸入。在多個8288工作時相當于8288的片選信號。IOB：總線工作方式控制，輸入。IOB為1時，8288處于局部總線工作方式，反之為系統(tǒng)總線工作方式。80總線控制器82883）總線命令信號（均為輸出）：INTA：中斷響應信號IORC：讀I/O端口命令IOWC、AIOWC:寫I/O端口命令MRDC：讀存儲器命令MWTC、AMWC：寫存儲器命令81總線控制器82884）總線控制信號（均為輸出）ALE：地址鎖存允許信號DEN：數(shù)據(jù)傳送允許信號DT/R：數(shù)據(jù)收發(fā)控制信號MCE/PDEN：主控級聯(lián)允許/外設數(shù)據(jù)允許信號82最大工作模式配置832.58086CPU時序總線操作：微處理器通過總線來進行取指令、存取操作數(shù)等操作

總線讀操作：取指令，讀存儲器， 讀I/O接口分類 總線寫操作：寫存儲器，寫I/O接口

總線請求響應

中斷響應

工作時序：指令譯碼以后按時間順序產(chǎn)生的確定的控制信號。842.58086CPU時序時鐘周期：時鐘脈沖信號的一個循環(huán)時間叫一個時鐘周期，又稱為一個“T”狀態(tài)，是微處理器工作的最小時間單位。 指令周期：執(zhí)行一條指令所需要的時間?？偩€周期：完成一次對存儲器或I/O端口的操作所需要的時間。858086CPU時序基本的總線周期時序分析

T1

T2

T3T4

T1T2

T3

Tw

Tw

TwT4總線周期總線周期若干個基本的總線周期：T1、T2、T3、T4，等待時鐘周期Tw。在兩個總線周期之間