第四章軟件無(wú)線電體系結(jié)構(gòu)

軟件無(wú)線電基礎(chǔ)任課老師：杜青松信息科學(xué)與工程學(xué)院1第四章

軟件無(wú)線電體系結(jié)構(gòu)2本章學(xué)習(xí)的主要內(nèi)容體系結(jié)構(gòu)綜述1軟件無(wú)線電的系統(tǒng)模型

2軟件無(wú)線電的基本結(jié)構(gòu)3軟件無(wú)線電的軟件體系結(jié)構(gòu)5軟件無(wú)線電的硬件體系結(jié)構(gòu)43什么是體系結(jié)構(gòu)？4.1體系結(jié)構(gòu)綜述所謂體系結(jié)構(gòu)，是指一個(gè)全面、一致的功能、組件、設(shè)計(jì)原則的集合，依靠它可以組織、設(shè)計(jì)、構(gòu)建一個(gè)系統(tǒng)。一個(gè)特定系統(tǒng)的體系結(jié)構(gòu)對(duì)系統(tǒng)功能和組成進(jìn)行了區(qū)分，并將這些系統(tǒng)功能分配給相應(yīng)的組件和接口。隨著系統(tǒng)復(fù)雜性增加，系統(tǒng)體系結(jié)構(gòu)的作用越來(lái)越重要。4軟件無(wú)線電體系結(jié)構(gòu)軟件無(wú)線電體系結(jié)構(gòu)是實(shí)現(xiàn)軟件無(wú)線電概念的具體設(shè)計(jì)結(jié)構(gòu)，包括硬件體系結(jié)構(gòu)、軟件體系結(jié)構(gòu)和接口協(xié)議等部分。軟件無(wú)線電體系結(jié)構(gòu)是軟件無(wú)線電技術(shù)的核心，其設(shè)計(jì)必須綜合考慮無(wú)線通信的技術(shù)現(xiàn)狀和長(zhǎng)遠(yuǎn)發(fā)展，具有融合各個(gè)通信標(biāo)準(zhǔn)的能力。4.1體系結(jié)構(gòu)綜述5軟件無(wú)線電體系結(jié)構(gòu)廣義上講，軟件無(wú)線電的專門(mén)技術(shù)和相關(guān)技術(shù)都屬于軟件無(wú)線電體系結(jié)構(gòu)的研究范圍：如：寬帶天線和多頻段射頻模塊技術(shù)、電磁兼容技術(shù)、材料技術(shù)、高速寬帶模/數(shù)和數(shù)/模變換技術(shù)、抗干擾和保密技術(shù)、軟件設(shè)計(jì)方法和設(shè)計(jì)技術(shù)、軟硬件之間的接口通信協(xié)議等4.1體系結(jié)構(gòu)綜述6通信系統(tǒng)模型4.2SDR的系統(tǒng)模型傳統(tǒng)無(wú)線通信模型

軟件無(wú)線電的多頻帶、多模式、多線程、多個(gè)性化的特點(diǎn)需要從這個(gè)簡(jiǎn)單的通信模型上進(jìn)行擴(kuò)展。7通信系統(tǒng)模型4.2SDR的系統(tǒng)模型RF信道擴(kuò)展為信道集信源擴(kuò)展為信源集基本函數(shù)模型

8通信系統(tǒng)模型4.2SDR的系統(tǒng)模型可編程的射頻及信道接入：對(duì)多個(gè)射頻段和其他可能的信道接入方式進(jìn)行自動(dòng)接入中頻處理：進(jìn)行濾波、頻率變換、波束形成等處理調(diào)制解調(diào)：包含多種調(diào)制技術(shù)，實(shí)現(xiàn)多模式無(wú)線電所要求的多種調(diào)制方式9通信系統(tǒng)模型4.2SDR的系統(tǒng)模型信源階段：信源編碼算法、遠(yuǎn)程信息輸入軟件無(wú)線電節(jié)點(diǎn)對(duì)計(jì)算的需求：信道階段：波束形成算法、頻段選擇、調(diào)制方式選擇數(shù)據(jù)格式選擇聯(lián)合控制：管理和協(xié)調(diào)整個(gè)系統(tǒng)的正常工作用戶選擇不同的配置，系統(tǒng)對(duì)運(yùn)算的需求有很大不同。10通信系統(tǒng)模型4.2SDR的系統(tǒng)模型一個(gè)軟件無(wú)線電節(jié)點(diǎn)個(gè)性化配置服務(wù)供應(yīng)商軟件無(wú)線電基站上傳個(gè)性化配置下載其它軟件無(wú)線電節(jié)點(diǎn)不能超過(guò)系統(tǒng)本身允許的最大限量軟件無(wú)線電節(jié)點(diǎn)個(gè)性化配置

11SDR系統(tǒng)等效軟件模型4.2SDR的系統(tǒng)模型軟件無(wú)線電系統(tǒng)硬件的等效軟件模型

12SDR系統(tǒng)等效軟件模型4.2SDR的系統(tǒng)模型優(yōu)點(diǎn)明確系統(tǒng)頂層的即插即用接口；可以預(yù)測(cè)和控制系統(tǒng)的性能；為建立標(biāo)準(zhǔn)定義一個(gè)參考模型；為產(chǎn)品演化提供體系結(jié)構(gòu)；特點(diǎn)拓?fù)浣Y(jié)構(gòu)中的節(jié)點(diǎn)和有向線段可帶有有關(guān)的任何重要特性。這些重要特性構(gòu)成拓?fù)淇臻g的維數(shù)。13軟件無(wú)線電系統(tǒng)的基本結(jié)構(gòu)4.3SDR系統(tǒng)的基本結(jié)構(gòu)一個(gè)實(shí)際的軟件無(wú)線電系統(tǒng)基本結(jié)構(gòu)如下圖14軟件無(wú)線電系統(tǒng)的基本結(jié)構(gòu)軟件無(wú)線電系統(tǒng)基本結(jié)構(gòu)主要包括：寬帶天線、射頻前端、變頻、高速ADC和DAC、數(shù)字信號(hào)處理，另外還有系統(tǒng)的控制部分。軟件無(wú)線電系統(tǒng)的工作是通過(guò)軟件硬件的協(xié)調(diào)共同完成的。軟件無(wú)線電系統(tǒng)體系結(jié)構(gòu)包括硬件體系結(jié)構(gòu)和軟件體系結(jié)構(gòu)。4.3SDR系統(tǒng)的基本結(jié)構(gòu)15無(wú)線電體系結(jié)構(gòu)的演變4.4SDR系統(tǒng)硬件體系結(jié)構(gòu)16無(wú)線電體系結(jié)構(gòu)的演變4.4SDR系統(tǒng)硬件體系結(jié)構(gòu)17硬件體系結(jié)構(gòu)的劃分方法一是按照構(gòu)成硬件平臺(tái)的物理介質(zhì)劃分；二是按照系統(tǒng)中各功能模塊的連接方式劃分，即各功能模塊如何互聯(lián)，從而組成一個(gè)開(kāi)放的、可擴(kuò)展的、標(biāo)準(zhǔn)的，同時(shí)具有較高數(shù)據(jù)吞吐率的硬件平臺(tái)。4.4SDR系統(tǒng)硬件體系結(jié)構(gòu)18按物理介質(zhì)區(qū)分的硬件體系結(jié)構(gòu)按照物理介質(zhì)劃分的SDR硬件體系結(jié)構(gòu)主要分三種：是以通用處理器GPP為基礎(chǔ)的體系結(jié)構(gòu)，該結(jié)構(gòu)直接采用PC機(jī)和工作站進(jìn)行數(shù)字信號(hào)處理；是以DSP為基礎(chǔ)進(jìn)行數(shù)字信號(hào)處理的體系結(jié)構(gòu)；是以FPGA為基礎(chǔ)進(jìn)行數(shù)字信號(hào)處理的體系結(jié)構(gòu)；4.4SDR系統(tǒng)硬件體系結(jié)構(gòu)19按物理介質(zhì)區(qū)分的硬件體系結(jié)構(gòu)GPP：即通用處理器(GeneralPerposeProcessor)，一般指的是服務(wù)器和桌面計(jì)算機(jī)用的CPU芯片，如Intel系列CPU；DSP：是指專門(mén)為快速實(shí)現(xiàn)各種數(shù)字信號(hào)處理算法而設(shè)計(jì)的具有特殊結(jié)構(gòu)的微處理器；FPGA：即現(xiàn)場(chǎng)可編程門(mén)陣列(FieldProgrammableGateArray)。它是作為專用集成電路(ASIC)的一種半定制電路出現(xiàn)的。4.4SDR系統(tǒng)硬件體系結(jié)構(gòu)20按物理介質(zhì)區(qū)分的硬件體系結(jié)構(gòu)基于GPP的體系結(jié)構(gòu)完全采用PC機(jī)和工作站完成所有的信號(hào)處理工作，這樣的軟件無(wú)線電系統(tǒng)也稱為虛擬無(wú)線電。優(yōu)點(diǎn)：計(jì)算機(jī)體系結(jié)構(gòu)的開(kāi)放性、靈活性、可編程性和人機(jī)界面等方面的能力非常強(qiáng)，開(kāi)發(fā)調(diào)試容易，最接近理想的軟件無(wú)線電缺點(diǎn)：通用計(jì)算機(jī)技術(shù)水平還達(dá)不到理想處理能力，性能比較差，成本相當(dāng)高，實(shí)用性不強(qiáng)。4.4SDR系統(tǒng)硬件體系結(jié)構(gòu)21按物理介質(zhì)區(qū)分的硬件體系結(jié)構(gòu)基于DSP的體系結(jié)構(gòu)基于DSP的結(jié)構(gòu)是目前可實(shí)現(xiàn)的一種結(jié)構(gòu)。這種結(jié)構(gòu)的通用性、靈活性比較好，開(kāi)發(fā)調(diào)試比較容易，性能比較好。是立足于當(dāng)前的硬件水平、能夠初步實(shí)現(xiàn)軟件無(wú)線電思想的一種體系結(jié)構(gòu)。4.4SDR系統(tǒng)硬件體系結(jié)構(gòu)22按物理介質(zhì)區(qū)分的硬件體系結(jié)構(gòu)基于FPGA的體系結(jié)構(gòu)基于FPGA的結(jié)構(gòu)通用性、靈活性好，成本很低，體積和功耗可以很小，性能比較好。在軟件無(wú)線電系統(tǒng)中，對(duì)于一些復(fù)雜的、通用DSP不能完成的功能，可采用專用處理器和FPGA來(lái)實(shí)現(xiàn)。4.4SDR系統(tǒng)硬件體系結(jié)構(gòu)23按連接方式區(qū)分的硬件體系結(jié)構(gòu)在軟件無(wú)線電系統(tǒng)中，各功能模塊通過(guò)一定的連接方式進(jìn)行互聯(lián)而組成了一個(gè)開(kāi)放的、可擴(kuò)展的、標(biāo)準(zhǔn)的、具有較高數(shù)據(jù)吞吐率的硬件平臺(tái)。按照系統(tǒng)中各功能模塊的連接方式，硬件體系結(jié)構(gòu)可以分為流水式結(jié)構(gòu)、總線式結(jié)構(gòu)、交換式結(jié)構(gòu)、基于計(jì)算機(jī)和網(wǎng)絡(luò)式結(jié)構(gòu)等。4.4SDR系統(tǒng)硬件體系結(jié)構(gòu)24按連接方式區(qū)分的硬件體系結(jié)構(gòu)流水式結(jié)構(gòu)4.4SDR系統(tǒng)硬件體系結(jié)構(gòu)25流水式結(jié)構(gòu)以流水線形式進(jìn)行互聯(lián)，與無(wú)線通信的信號(hào)流向一致，因此效率較高。其優(yōu)點(diǎn)如下：時(shí)延短、硬件簡(jiǎn)單實(shí)時(shí)性好、處理速率高缺點(diǎn)如下：耦合相當(dāng)緊密，獨(dú)立性不高去除或調(diào)整某一模塊，會(huì)導(dǎo)致總體結(jié)構(gòu)的改變26若增加中頻帶寬或信道數(shù)，那么現(xiàn)有的數(shù)字下數(shù)變頻也將改變，牽一發(fā)而動(dòng)全身！在體系結(jié)構(gòu)中各模塊之間的接口都是面向特定對(duì)象設(shè)計(jì)的，各模塊之間不存在統(tǒng)一和開(kāi)放性接口標(biāo)準(zhǔn)。導(dǎo)致接口的通用性和伸縮性變差、不利用技術(shù)的協(xié)同與進(jìn)步，而且?guī)挶容^窄。

27按連接方式區(qū)分的硬件體系結(jié)構(gòu)總線式結(jié)構(gòu)4.4SDR系統(tǒng)硬件體系結(jié)構(gòu)寬帶射頻板存儲(chǔ)器板并行DSP板高速A/DD/A板

VME主機(jī)板用戶接口板音頻視頻傳真數(shù)據(jù)VME總線多路耦合器高速數(shù)據(jù)總線28各功能通過(guò)總線連接、并通過(guò)總線交換數(shù)據(jù)及控制命令?？偩€易成為系統(tǒng)擴(kuò)展的瓶頸，特別是實(shí)時(shí)處理性高的地方。因此總線須具備高速率、能進(jìn)行復(fù)雜控制、便于復(fù)雜控制和功能控制。軟件無(wú)線電的總線結(jié)構(gòu)特點(diǎn)：支持多處理器系統(tǒng)數(shù)據(jù)運(yùn)算量大，要求很高的處理速度，如果采用DSP，則目前單片DSP無(wú)法勝任，需多DSP并行處理。29具有帶寬高速的特性為保證大量的數(shù)據(jù)傳輸，軟件無(wú)線電具有較高的數(shù)據(jù)傳輸和I/O口吞吐能力，總線傳輸速率超過(guò)50Mb/s，支持32-64位的數(shù)據(jù)和總地址線。具有良好的機(jī)械和電磁特性總線總能在惡劣的通信環(huán)境下工作，保證一定的通信性能。30需要復(fù)雜的控制機(jī)制，如采用分級(jí)總線或多總線方式軟件無(wú)線電要求通信系統(tǒng)具有較高的通信處理能力，只有采用先進(jìn)的標(biāo)準(zhǔn)化總線結(jié)構(gòu)，才能發(fā)揮適應(yīng)性，升級(jí)換代快的特點(diǎn)。這種結(jié)構(gòu)是軟件無(wú)線電設(shè)計(jì)的首先方案。工業(yè)化的標(biāo)準(zhǔn)化總線有：ISA、EISA、VESA、PCI、VME、PC/104等31按連接方式區(qū)分的硬件體系結(jié)構(gòu)交換式結(jié)構(gòu)4.4SDR系統(tǒng)硬件體系結(jié)構(gòu)32該結(jié)構(gòu)采用適配器和交換網(wǎng)為各功能模塊提供統(tǒng)一的數(shù)據(jù)通信能力，各個(gè)模塊由相同的DSP組成，模塊之間通過(guò)數(shù)據(jù)包來(lái)交換數(shù)據(jù)，即功能模塊通過(guò)適配器來(lái)打包和解包，并通過(guò)交換網(wǎng)絡(luò)交換數(shù)據(jù)。這種體系結(jié)構(gòu)遵循相同的通信接口和協(xié)議，它們之間的耦合性弱。33

這種結(jié)構(gòu)具有效率高、帶寬高以及通用性好的特點(diǎn)，并具有較好的吞吐量和實(shí)時(shí)性能。系統(tǒng)結(jié)構(gòu)缺點(diǎn)：時(shí)延長(zhǎng)、硬件復(fù)雜不易實(shí)現(xiàn)和成本高由于該結(jié)構(gòu)綜合了總線結(jié)構(gòu)和流水線結(jié)構(gòu)的優(yōu)點(diǎn)，符合軟件無(wú)線電的特點(diǎn)，因此具有很好的前途。34按連接方式區(qū)分的硬件體系結(jié)構(gòu)PC+LAN結(jié)構(gòu)4.4SDR系統(tǒng)硬件體系結(jié)構(gòu)35按連接方式區(qū)分的硬件體系結(jié)構(gòu)PC+LAN結(jié)構(gòu)這種結(jié)構(gòu)由可編程前端和計(jì)算機(jī)組成?？删幊糖岸税ㄉ?下變頻、ADC/DAC、外圍電路（數(shù)據(jù)總線和控制器）；后者主要由計(jì)算機(jī)組成，充分利用計(jì)算機(jī)的數(shù)據(jù)處理能力，是該系統(tǒng)的關(guān)鍵部分。4.4SDR系統(tǒng)硬件體系結(jié)構(gòu)36此體系結(jié)構(gòu)的優(yōu)點(diǎn)：計(jì)算機(jī)技術(shù)和網(wǎng)絡(luò)技術(shù)成熟，只需要安裝適配器和相關(guān)軟件即可在現(xiàn)存的計(jì)算機(jī)上使用，該方案非常經(jīng)濟(jì)；該系統(tǒng)是基于網(wǎng)絡(luò)的，因此可以為最近出現(xiàn)的互聯(lián)網(wǎng)絡(luò)和與移動(dòng)通信結(jié)合的趨勢(shì)提供有力的支持，使無(wú)線網(wǎng)絡(luò)更容易使容易與計(jì)算機(jī)網(wǎng)絡(luò)融合；37這種結(jié)構(gòu)的效率高、帶寬高和通用性很好；該系統(tǒng)比DSP－FPGA方案的軟件化程度高、更靈活、更接近理想無(wú)線電。目前基于計(jì)算機(jī)實(shí)現(xiàn)軟件無(wú)線電還比較困難，該技術(shù)還不夠成熟，所以實(shí)現(xiàn)的系統(tǒng)和任務(wù)相比代價(jià)偏高，器件體積較大，不便利于應(yīng)用到個(gè)人終端中去。38幾種結(jié)構(gòu)性能比較性能結(jié)構(gòu)效率延時(shí)帶寬復(fù)雜度伸縮性通用性流水式最高最短窄簡(jiǎn)單差差總線式低短寬簡(jiǎn)單好好交換式高長(zhǎng)寬復(fù)雜好好計(jì)算機(jī)網(wǎng)絡(luò)式高長(zhǎng)寬復(fù)雜好好4.4SDR系統(tǒng)硬件體系結(jié)構(gòu)39SDR中的數(shù)字信號(hào)處理器在頂層結(jié)構(gòu)中，一個(gè)軟件無(wú)線電系統(tǒng)包含四個(gè)部分：天線、射頻前端、基帶數(shù)字信號(hào)處理器和控制器。其中天線、射頻前端為可編程控制的硬件基帶數(shù)字信號(hào)處理器和控制器則由可編程的數(shù)字信號(hào)處理器件構(gòu)成，主要包括：GPP、DSP、ASIC和FPGA4.4SDR系統(tǒng)硬件體系結(jié)構(gòu)40SDR中的數(shù)字信號(hào)處理器GPP、DSP、ASIC和FPGA的可重編程性和處理能力對(duì)比如下圖所示：4.4SDR系統(tǒng)硬件體系結(jié)構(gòu)41信號(hào)處理器處理能力的度量1、時(shí)鐘速率一般而言，處理器的時(shí)鐘速率越快，運(yùn)算速度就越快。但在比較處理器的運(yùn)算速率時(shí)，除了要比較時(shí)鐘速率外，還要注意指令速度與時(shí)鐘速率的倍率關(guān)系。（時(shí)鐘速率可能等于指令速率，也可能是指令速率的兩到四倍）4.4SDR系統(tǒng)硬件體系結(jié)構(gòu)42信號(hào)處理器處理能力的度量2、指令執(zhí)行速度指令執(zhí)行速度以一條指令所需的執(zhí)行時(shí)間或每秒鐘執(zhí)行的指令數(shù)目來(lái)度量，這兩者互為倒數(shù)，單位分別為ns（納秒）或MIPS（每秒百萬(wàn)條指令）指令速度并不能表明處理器的真正性能，不同的處理器在單條指令下完成的任務(wù)量是不一樣的（位寬？并行？）。4.4SDR系統(tǒng)硬件體系結(jié)構(gòu)43信號(hào)處理器處理能力的度量3、操作執(zhí)行速度操作執(zhí)行速度是指每秒鐘執(zhí)行的操作數(shù)目。操作可以分為定點(diǎn)和浮點(diǎn)，其單位有MOPS（每秒百萬(wàn)次操作）、MFLOPS（每秒百萬(wàn)次浮點(diǎn)操作）或BOPS（每秒十億次操作）該指標(biāo)與MIPS有一定的聯(lián)系（跟每條指令能完成多少次操作有關(guān)）4.4SDR系統(tǒng)硬件體系結(jié)構(gòu)44信號(hào)處理器處理能力的度量4、乘加運(yùn)算（MAC）執(zhí)行速度MAC執(zhí)行速度是指完成一次乘加運(yùn)算的時(shí)間或每秒鐘執(zhí)行的乘加運(yùn)算數(shù)量，二者互為倒數(shù)，單位分別為ns（納秒）或MMACS（每秒百萬(wàn)次乘加運(yùn)算）對(duì)數(shù)字信號(hào)處理運(yùn)算而言，該指標(biāo)比MIPS更科學(xué)一些。4.4SDR系統(tǒng)硬件體系結(jié)構(gòu)45信號(hào)處理器處理能力的度量5、FFT運(yùn)算執(zhí)行速度FFT執(zhí)行速度是指完成一次N點(diǎn)FFT運(yùn)算所需的時(shí)間。由于FFT涉及的運(yùn)算在數(shù)字信號(hào)處理中很有代表性，因此FFT運(yùn)算時(shí)間常作為衡量數(shù)字信號(hào)處理器芯片運(yùn)算能力的一個(gè)重要指標(biāo)（最科學(xué)的衡量指標(biāo)）。4.4SDR系統(tǒng)硬件體系結(jié)構(gòu)46SDR對(duì)信號(hào)處理能力的需求對(duì)于軟件無(wú)線電的來(lái)講，緊張的資源包括I/O帶寬、存儲(chǔ)器容量和運(yùn)算處理能力。各個(gè)部分由于算法的不同，對(duì)于資源的需求有所不同。在設(shè)計(jì)初期需要對(duì)資源的需求進(jìn)行精確的估計(jì)，降低設(shè)計(jì)成本和提高系統(tǒng)的性能。在軟件無(wú)線電的通用硬件平臺(tái)中，選用處理器件的重要指標(biāo)是信號(hào)處理能力。4.4SDR系統(tǒng)硬件體系結(jié)構(gòu)47例：移動(dòng)通信基站的處理能力需求估計(jì)

系統(tǒng)各部分參數(shù)取值需求估計(jì)中頻部分頻帶寬度10MHz(2.5倍采樣)DIF=25000OPSIF濾波器100OPS/Hz

用戶個(gè)數(shù)N30/基站基帶部分信道帶寬30kHzDBB=1.5MOPS解調(diào)器50OPS/Hz比特流部分Rb32kbpsDS=3.2MOPSFEC，信令100OPSpb信源部分CELP1.6MOPS/userDS=1.6MOPS/user信令部分SS72MOPS/基站Do=2MOPS合計(jì)DSPMOPSD=191MOPS/基站48SDR對(duì)信號(hào)處理器的要求軟件無(wú)線電中信號(hào)處理器的選擇通常跟系統(tǒng)中的信號(hào)處理算法相關(guān)。軟件無(wú)線電系統(tǒng)中信號(hào)處理算法的特點(diǎn)如下：1、信號(hào)處理算法通常需要執(zhí)行大量的乘累加運(yùn)行，運(yùn)算量很大，并且算法的實(shí)現(xiàn)都必須實(shí)時(shí)。4.4SDR系統(tǒng)硬件體系結(jié)構(gòu)49SDR對(duì)信號(hào)處理器的要求2、信號(hào)處理算法常具有某些特定模式，比較典型的是數(shù)字濾波器中的連續(xù)移位。3、信號(hào)處理算法的大部分處理時(shí)間花在執(zhí)行相對(duì)小循環(huán)的操作上。4、信號(hào)處理要求專門(mén)的接口，同時(shí)大量的數(shù)據(jù)交換需要有高速的數(shù)據(jù)吞吐能力。5、信號(hào)處理數(shù)值范圍較寬，采用的數(shù)據(jù)格式以浮點(diǎn)形式為佳。4.4SDR系統(tǒng)硬件體系結(jié)構(gòu)50SDR對(duì)信號(hào)處理器的要求因此，軟件無(wú)線電對(duì)信號(hào)處理器的要求如下1、實(shí)時(shí)的大運(yùn)算量要求必須具有多個(gè)可并行執(zhí)行的功能單元，并對(duì)常用的數(shù)字信號(hào)處理操作提供直接的硬件加速支持。2、強(qiáng)的實(shí)時(shí)性決定了數(shù)字信號(hào)處理器不能有太多的動(dòng)態(tài)特征，因此對(duì)高速緩存機(jī)制、分支預(yù)測(cè)機(jī)制和終端響應(yīng)機(jī)制的選擇或采用具有一定的限制。4.4SDR系統(tǒng)硬件體系結(jié)構(gòu)51SDR對(duì)信號(hào)處理器的要求3、處理器應(yīng)該設(shè)置片內(nèi)存儲(chǔ)器、單周期MAC功能單元和硬件“零開(kāi)銷(xiāo)循環(huán)”控制機(jī)制，以適應(yīng)大量相對(duì)小循環(huán)運(yùn)算的需要。4、處理器應(yīng)該有高的存儲(chǔ)器帶寬、專門(mén)的地址計(jì)算單元和專用的尋址模式，用來(lái)對(duì)高效、實(shí)時(shí)的數(shù)據(jù)訪問(wèn)提供支持。4.4SDR系統(tǒng)硬件體系結(jié)構(gòu)52三種信號(hào)處理器的比較4.4SDR系統(tǒng)硬件體系結(jié)構(gòu)53三種信號(hào)處理器的比較4.4SDR系統(tǒng)硬件體系結(jié)構(gòu)54SDR中軟件的地位和作用軟件無(wú)線電以軟件方式實(shí)現(xiàn)各種空中接口，提供了靈活的無(wú)線通信方式，以及靈活的傳輸機(jī)制、協(xié)議和應(yīng)用。因此，軟件在SDR中起著核心的作用。SDR的軟件設(shè)計(jì)包括：軟件的功能定義、軟件硬件之間的相互關(guān)系和軟件的體系結(jié)構(gòu)。4.5SDR系統(tǒng)軟件體系結(jié)構(gòu)55SDR對(duì)軟件的要求計(jì)算機(jī)互聯(lián)網(wǎng)時(shí)代存在著很多的異構(gòu)網(wǎng)絡(luò)（即不同物理層結(jié)構(gòu)的網(wǎng)絡(luò)），這些異構(gòu)網(wǎng)絡(luò)是如何實(shí)現(xiàn)互聯(lián)的呢？TCP/IP協(xié)議的出現(xiàn)屏蔽了異構(gòu)網(wǎng)絡(luò)的差異，面向上層提供了統(tǒng)一的服務(wù)接口，從而真正實(shí)現(xiàn)網(wǎng)絡(luò)的互聯(lián)。SDR中軟件也要求屏蔽硬件部分的差異。4.5SDR系統(tǒng)軟件體系結(jié)構(gòu)56SDR對(duì)軟件的要求1、SDR中的軟件要求具有良好的開(kāi)放性，采用模塊化結(jié)構(gòu)。這樣使通信的高級(jí)應(yīng)用可以利用現(xiàn)有的低層程序模塊，避免低水平的技術(shù)重復(fù)，提高開(kāi)發(fā)效率。2、要求軟件可重用。在不同開(kāi)發(fā)環(huán)境下開(kāi)發(fā)的軟件可以應(yīng)用于不同的硬件平臺(tái)，軟件具有統(tǒng)一的源代碼并能夠屏蔽硬件平臺(tái)和開(kāi)發(fā)環(huán)境的差異。理想情況下，軟件也可以實(shí)現(xiàn)“即插即用”的功能。4.5SDR系統(tǒng)軟件體系結(jié)構(gòu)57主要的軟件體系結(jié)構(gòu)1、硬件特定的軟件體系結(jié)構(gòu)4.5SDR系統(tǒng)軟件體系結(jié)構(gòu)58主要的軟件體系結(jié)構(gòu)在這種結(jié)構(gòu)中，系統(tǒng)的軟件采用處理器自身的