TMS320C55x DSP應(yīng)用系統(tǒng)設(shè)計(jì)課件

TMS320C55x

DSP應(yīng)用系統(tǒng)設(shè)計(jì)趙洪亮、卜凡亮、張仁彥、黃鶴松編著

章節(jié)安排第1章緒論第2章TMS320C55x的硬件結(jié)構(gòu)第3章TMS32055X的指令系統(tǒng)第4章TMS320C55x匯編語言編程第5章集成開發(fā)環(huán)境(CCS)第6章C語言程序設(shè)計(jì)第7章應(yīng)用程序設(shè)計(jì)第8章C55x的片上外設(shè)第9章C55x應(yīng)用系統(tǒng)的硬件設(shè)計(jì)第1章緒論本章內(nèi)容提要：主要對(duì)數(shù)字信號(hào)處理器（DSP）進(jìn)行簡(jiǎn)要介紹。DSP的基本概念DSP芯片的發(fā)展、特點(diǎn)、分類DSP產(chǎn)品概況數(shù)字信號(hào)處理的特點(diǎn)靈活精確重復(fù)性好一個(gè)典型的數(shù)字信號(hào)處理算法—FIR濾波器

乘與累加（MAC）是數(shù)字信號(hào)處理中的典型計(jì)算數(shù)字信號(hào)處理系統(tǒng)中微處理器的選擇通用微型計(jì)算機(jī)（PC機(jī)）普通單片機(jī)（如MCS-51、96系列等）用專用集成電路（ASIC）DSP處理器

優(yōu)點(diǎn)：編程容易，便于實(shí)現(xiàn)缺點(diǎn)：速度慢、成本高、體積大，難以進(jìn)行實(shí)時(shí)信號(hào)處理和嵌入式應(yīng)用優(yōu)點(diǎn)：成本低廉缺點(diǎn)：性能差、速度慢優(yōu)點(diǎn)：速度高、大規(guī)模生產(chǎn)成本低；缺點(diǎn)：開發(fā)成本高、通用性差。針對(duì)數(shù)字信號(hào)處理的要求而設(shè)計(jì)，是數(shù)字信號(hào)處理系統(tǒng)設(shè)計(jì)中采用的主流芯片。優(yōu)點(diǎn)：靈活、高速、便于嵌入式應(yīng)用DSP的含義數(shù)字信號(hào)處理(DigitalSignalProcessing)

數(shù)字信號(hào)處理的理論和算法數(shù)字信號(hào)處理器(DigitalSignalProcessor)

實(shí)現(xiàn)數(shù)字信號(hào)處理算法的微處理器芯片1.2.1DSP芯片的發(fā)展歷史、現(xiàn)狀和趨勢(shì)發(fā)展歷史誕生于20世紀(jì)70年代末第一階段，DSP的雛形階段（1980年前后）

1978年，AMI公司生產(chǎn)出第一片DSP芯片S28111979年，美國Intel公司推出商用可編程器件DSP芯片Intel29201980年，日本NEC公司推出μPD7720，第一片具有乘法器的商用DSP芯片1982年，TI公司成功推出其第一代DSP芯片TMS32010及其系列產(chǎn)品TMS32011、TMS320C10/C14/C15/C16/C17日本Hitachi公司第一個(gè)采用CMOS工藝生產(chǎn)浮點(diǎn)DSP芯片1983年，日本Fujitsu公司推出的MB8764，指令周期為120ns，具有雙內(nèi)部總線，使數(shù)據(jù)吞吐量發(fā)生了一個(gè)大的飛躍1984年，AT&T公司推出DSP32，是較早的具備較高性能的浮點(diǎn)DSP芯片第二階段，DSP的成熟階段（1990年前后）

硬件結(jié)構(gòu)：更適合數(shù)字信號(hào)處理的要求，能進(jìn)行硬件乘法和單指令濾波處理，其單指令周期為ns。如：TI公司的TMS320C20和TMS320C30，CMOS制造工藝，存儲(chǔ)容量和運(yùn)算速度成倍提高，為語音處理、圖像處理技術(shù)的發(fā)展奠定了基礎(chǔ)。主要器件有：TI公司的TMS320C20、30、40、50系列，Motorola公司的DSP5600、9600系列，AT&T公司的DSP32等。

DSP芯片的

發(fā)展現(xiàn)狀制造工藝存儲(chǔ)器容量內(nèi)部結(jié)構(gòu)運(yùn)算速度高度集成化運(yùn)算精度和動(dòng)態(tài)范圍開發(fā)工具具有較完善的軟件和硬件開發(fā)工具，如：軟件仿真器Simulator、在線仿真器Emulator、C編譯器和集成開發(fā)環(huán)境CCS等，給開發(fā)應(yīng)用帶來很大方便。CCS是TI公司針對(duì)本公司的DSP產(chǎn)品開發(fā)的集成開發(fā)環(huán)境。它集成了代碼的編輯、編譯、鏈接和調(diào)試等諸多功能，而且支持C/C++和匯編的混合編程。開放式的結(jié)構(gòu)允許外擴(kuò)用戶自身的模塊。

普遍采用0.25μm或0.18μm亞微米的CMOS工藝。引腳從原來的40個(gè)增加到200個(gè)以上，需要設(shè)計(jì)的外圍電路越來越少，成本、體積和功耗不斷下降。芯片的片內(nèi)程序和數(shù)據(jù)存儲(chǔ)器可達(dá)到幾十K字，而片外程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器可達(dá)到16M×48位和4G×40位以上。芯片內(nèi)部均采用多總線、多處理單元和多級(jí)流水線結(jié)構(gòu)，加上完善的接口功能，使DSP的系統(tǒng)功能、數(shù)據(jù)處理能力和與外部設(shè)備的通信功能都有了很大的提高。

指令周期從400ns縮短到10ns以下，其相應(yīng)的速度從2.5MIPS提高到2000MIPS以上。如TMS320C6201執(zhí)行一次1024點(diǎn)復(fù)數(shù)FFT運(yùn)算的時(shí)間只有66uS。

集濾波、A/D、D/A、ROM、RAM和DSP內(nèi)核于一體的模擬混合式DSP芯片已有較大的發(fā)展和應(yīng)用。

DSP的字長從8位已增加到64位，累加器的長度也增加到40位，從而提高了運(yùn)算精度。同時(shí)，采用超長字指令字（VLIW）結(jié)構(gòu)和高性能的浮點(diǎn)運(yùn)算，擴(kuò)大了數(shù)據(jù)處理的動(dòng)態(tài)范圍。

DSP技術(shù)的發(fā)展趨勢(shì)

DSP的內(nèi)核結(jié)構(gòu)將進(jìn)一步改善DSP和微控制器的融合DSP和高檔CPU的融合DSP和FPGA的融合實(shí)時(shí)操作系統(tǒng)RTOS與DSP的結(jié)合DSP的并行處理結(jié)構(gòu)功耗越來越低1.2.2DSP

芯片的特點(diǎn)

采用哈佛結(jié)構(gòu)采用多總線結(jié)構(gòu)采用流水線結(jié)構(gòu)配有專用的硬件乘法-累加器具有特殊的尋址方式和指令支持并行指令操作硬件配置強(qiáng)，具有較強(qiáng)的接口功能支持多處理器結(jié)構(gòu)程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器分開，有各自獨(dú)立的程序總線和數(shù)據(jù)總線，可獨(dú)立編址和獨(dú)立訪問?？赏瑫r(shí)進(jìn)行取指令和多個(gè)數(shù)據(jù)存取操作，使CPU在一個(gè)機(jī)器周期內(nèi)可多次對(duì)程序空間和數(shù)據(jù)空間進(jìn)行訪問，大大地提高了DSP的運(yùn)行速度。在單指令周期內(nèi)完成數(shù)字信號(hào)處理中用得最多的乘法-累加運(yùn)算時(shí)鐘取指令指令譯碼取操作數(shù)執(zhí)行指令T1T2T3T4NN-1N-2N-3N+1NN-1N-2N+2N+1NN-1N+3N+2N+1N四級(jí)流水線操作1.2.4DSP芯片的應(yīng)用領(lǐng)域信號(hào)處理通信語音軍事圖形與圖像儀器儀表自動(dòng)控制醫(yī)療家用電器汽車1.2.5選擇DSP芯片考慮的因素

運(yùn)算速度MAC、FFT、MIPS、MOPS、MFLOPS、BOPS價(jià)格硬件資源片內(nèi)RAM、ROM數(shù)量，可擴(kuò)展程序和數(shù)據(jù)空間，接口等運(yùn)算精度（字長）定點(diǎn)：一般16位，少數(shù)24位浮點(diǎn)：一般32位，累加器為40位開發(fā)工具功耗其他因素1.3DSP芯片產(chǎn)品簡(jiǎn)介TI公司的DSP芯片概況其它公司的DSP芯片概況TMS320C5000概況1.3.2其它公司的DSP芯片概況

AD公司的DSP芯片

AT&T公司的DSP芯片

Motorola公司的DSP芯片

1.3.3TMS320C5000概況為16位定點(diǎn)整數(shù)

DSP處理器迄今已有三代產(chǎn)品，即：TMS320C5x、TMS320C54x和TMS320C55x同代產(chǎn)品具有相似的CPU結(jié)構(gòu)和不同的片上存儲(chǔ)器和外圍電路存儲(chǔ)器、外圍電路與CPU集成在一個(gè)芯片上，構(gòu)成了一個(gè)單片計(jì)算機(jī)系統(tǒng)，降低整個(gè)系統(tǒng)的成本、體積，提高可靠性TMS320

C54x概況采用改進(jìn)的Harvard結(jié)構(gòu)

CPU結(jié)構(gòu)

192K字的存儲(chǔ)空間片上外圍電路

典型指令周期1組程序讀總線1組程序地址總線2組數(shù)據(jù)讀總線1組數(shù)據(jù)寫總線3組數(shù)據(jù)地址總線1個(gè)40位的算術(shù)邏輯單元（ALU）一個(gè)40位的筒形移位寄存器（barrelshifter）2個(gè)獨(dú)立的40位累加器1個(gè)乘加器（MAC）單元1個(gè)用于Viterbi計(jì)算的比較、選擇、存儲(chǔ)（CSSU）單元1個(gè)指數(shù)編碼器2個(gè)地址發(fā)生器單元64K字的程序存儲(chǔ)空間，某些芯片有擴(kuò)展的程序存儲(chǔ)空間64K字的數(shù)據(jù)存儲(chǔ)空間64K字的I/O接口空間軟件可編程等待狀態(tài)發(fā)生器可編程分區(qū)轉(zhuǎn)換邏輯電路帶有內(nèi)部振蕩器或外部時(shí)鐘源的片內(nèi)鎖相環(huán)（PLL）發(fā)生器全雙工操作的串行口帶4位預(yù)定標(biāo)器的16位可編程定時(shí)器主機(jī)并行接口（HPI）外部總線控制等25ns、12.5ns、10ns，對(duì)應(yīng)的速度分別達(dá)到40MIPS、80MIPS、100MIPS表1-1C55x與C54x的比較C54xC