組成原理課件存儲器

組成原理課件存儲器第一頁，共三十二頁，2022年，8月28日§7·1存儲器的概述一、存儲器的分類存儲器內(nèi)存儲器外存儲器磁芯存儲器半導(dǎo)體存儲器RAMROM靜態(tài)RAM動態(tài)RAM掩膜ROMPROMEPROM磁鼓、磁帶光盤

磁盤第二頁，共三十二頁，2022年，8月28日二、存儲器的主要技術(shù)指標(biāo)1、存儲容量

存儲容量是指存儲器所能存放二進(jìn)制信息的數(shù)量。單位為B。存儲容量=存儲單元個數(shù)×存儲字長例1：（1）如有一臺計算機的存儲器為256K字，若首地址為00000H，那么末地址的16進(jìn)制表示是多少？（2）某計算機字長是32位，它的存儲容量是256KB，若按字節(jié)和字編址，它的尋址范圍分別是多少？MDR和MAR各位多少位？2、存儲周期

存儲周期它是從一次啟動存儲器操作到操作完成后可啟動下一次操作的時間。第三頁，共三十二頁，2022年，8月28日練習(xí)：設(shè)有一個1MB容量的存儲器，字長為32位，問：（1）按字節(jié)編址，地址寄存器、數(shù)據(jù)寄存器各為幾位？編址范圍為多大？（2）按半字編址，地址寄存器、數(shù)據(jù)寄存器各為幾位？編址范圍為多大？（3）按字編址，地址寄存器、數(shù)據(jù)寄存器各為幾位？編址范圍為多大？第四頁，共三十二頁，2022年，8月28日§7·2半導(dǎo)體存儲器一、概述1、半導(dǎo)體存儲器芯片的組成譯碼驅(qū)動電路存儲體讀寫電路地址線片選線數(shù)據(jù)線線讀/寫控制線譯碼驅(qū)動電路：把AB送來的地址信號翻譯成對應(yīng)存儲單元的選擇信號，再經(jīng)過驅(qū)動電路和讀寫電路完成對選中存儲單元的讀寫操作。存儲體：由大量的存儲單元構(gòu)成的陣列組成，用于存儲信息。讀寫電路：完成對存儲單元的讀寫操作。第五頁，共三十二頁，2022年，8月28日2、半導(dǎo)體存儲器的譯碼驅(qū)動方式（1）線選法：用一個譯碼器，將所有的地址信號轉(zhuǎn)換成行（字線）選通信號，每一條行選線選擇一個字對應(yīng)的存儲單元。（16×1字節(jié)）P76圖4.90，10，715，015，7………………………·………·讀/寫控制器地址譯碼器A0A1A2A3讀/寫選通字線01507位線D0D7·········例2：一個10位地址的存儲器芯片用單譯碼方式需用多少條選通線？第六頁，共三十二頁，2022年，8月28日

采用兩個譯碼器，輸入的地址信號分成兩部分送到兩個譯碼器，分別產(chǎn)行選通信號和列選通信號?？蓽p少選通線的條數(shù)，適合于容量較大的存儲器芯片。(1K×1位）圖4.10例3：一個10位地址的存儲器芯片用雙譯碼方式需用多少條選通線？例4：一個64K存儲容量的芯片用單譯碼方式和雙譯碼方式各需多少條選通線？I/O0，032×32A5A6A7A9A8X0X31X地址譯碼器A0A1A2A4A30，3131，031，31………………Y地址譯碼器（2）重合法（雙譯碼方式）第七頁，共三十二頁，2022年，8月28日二、靜態(tài)RAM1、靜態(tài)RAM的基本單元電路圖4.11（1）讀出過程（2）寫入過程（3）芯片結(jié)構(gòu)和引腳（P77頁圖4.12和圖4.13）列地址選擇T2T5T6T3T4T1T7T8BAVcc行地址選擇寫選擇寫入Din讀選擇輸出Dout由T1~T6六個MOS管構(gòu)成雙穩(wěn)態(tài)觸發(fā)電路。T1、T2為工作管、T3、T4為負(fù)載管、T5、T6為行地址選擇控制管。兩個穩(wěn)定的狀態(tài)：T1通、T2止為“1”態(tài)T1止、T2通為“0”態(tài)特點：（1）用MOS管構(gòu)成的雙穩(wěn)態(tài)觸發(fā)電路來存儲信息“0”和“1”。（2）集成度低，功耗大，價格貴，速度快。第八頁，共三十二頁，2022年，8月28日三、動態(tài)RAM1、動態(tài)RAM的基本單元電路讀選擇線寫選擇線讀數(shù)據(jù)線寫數(shù)據(jù)線T2T1T3CgT4Vdd預(yù)充電信號數(shù)據(jù)線字線（讀寫控制線）TCg三管MOS動態(tài)RAM基本單元電路圖4.17單管MOS動態(tài)RAM基本單元電路圖4.18特點：（1）用動態(tài)元件電容存儲信息“0”和“1”。（2）集成度高，功耗低，價格低，需動態(tài)刷新電路，速度慢。第九頁，共三十二頁，2022年，8月28日2、動態(tài)RAM的刷新

動態(tài)RAM是用靠電容存儲電荷（有電荷為“1”、無電荷為“0”）來寄存信息的。電容上的電荷只能維持1~2ms，所以存儲的信息會自動消失，必須在2ms內(nèi)對其所有存儲單元恢復(fù)一次原狀態(tài)。其刷新過程就是先將原存信息讀出，再利用刷新放大器形成原信息并重新寫入原單元。讀選擇線寫選擇線讀數(shù)據(jù)線寫數(shù)據(jù)線T2T1T3CgT4Vdd預(yù)充電信號VddPTCTBTA控制端刷新放大器A第十頁，共三十二頁，2022年，8月28日3、刷新方法動態(tài)RAM必須采用定時刷新，即在規(guī)定的時間里對全部存儲單元電路作一次刷新，一般刷新時間為2毫秒。在刷新周期內(nèi)由專用的刷新電路來完成對基本單元電路的逐行刷新。（1）集中刷新在刷新周期內(nèi)對全部存儲單元集中一段時間逐行進(jìn)行刷新，此時必須停止讀/寫操作。例：動態(tài)RAM芯片內(nèi)32×32矩陣，讀寫周期為0.5μs，連續(xù)刷新32行需16μs占32個讀/寫周期。在刷新周期2ms內(nèi)含4000個讀/寫周期，實際在前3968個周期用于讀/寫操作或維持，后32個周期用于刷新。特點：訪存出現(xiàn)32/4000即8%的死區(qū)?！x/寫或保持刷新TCTCTC第十一頁，共三十二頁，2022年，8月28日（2）分散方式分散刷新是將對每行存儲單元的刷新分散到每個讀/寫周期內(nèi)完成。將存取周期分成兩段，一段用于讀/寫或維持，另一段用來刷新。特點：雖然克服了死區(qū)的現(xiàn)象，但使機器的存取周期由0.5μs變成

1μs，使整機的工作效率下降。（3）集中與分散結(jié)合方式（異步）先用要刷新的行數(shù)對2ms進(jìn)行分割，再將每行的時間分為兩段，前段用于讀/寫或保持，后段時間即0.5μs用于刷新。特點：即克服了死區(qū)現(xiàn)象，又提高了整機的工作效率。例：128×128芯片，每行刷新時間為2ms/128=15.6μs………………………………TCTCTCR/W刷新R/WR/W刷新……刷新讀/寫刷新讀/寫讀/寫刷新15.6μs15.6μs15.6μs第十二頁，共三十二頁，2022年，8月28日四、只讀存儲器ROM

根據(jù)制造工藝只讀存儲器ROM可為ROM、PROM、EPROM、E2PROM、FlashMemory等。P88~911、掩膜ROM（只讀存儲器）通過元件的“有”表示信息“1”，元件的“無”來表示信息“0”。2、PROM（一次性可編程只讀存儲器）熔絲未斷表示信息“1”，熔絲燒斷表示信息“0”3、EPROM（可擦可編程序的只讀存儲器）通過紫外線照射，可實現(xiàn)信息的擦除，外加+25的編程電壓及寬50ms的編程脈沖可對指定的單元寫入信息“1”和“0”。4、E2PROM（可電擦可編程的只讀存儲器）通過給定的擦除電壓可對位或字節(jié)的信息進(jìn)行擦除。（10萬次）5、FlashMemory（快擦除讀寫存儲器）通過給定的擦除實現(xiàn)對原有信息的擦除，并可實現(xiàn)在線編程。五、只讀存儲器芯片的結(jié)構(gòu)與引腳（P207圖7-29）第十三頁，共三十二頁，2022年，8月28日五、多體交叉存儲器由多個存儲模塊構(gòu)成，每個模塊有相同的容量和存取速度，各模塊有各自獨立的地址寄存器、數(shù)據(jù)寄存器、地址譯碼器、驅(qū)動和讀寫電路，它們能并行、交叉工作。各自以等同的方式與CPU傳遞信息。CPU在一個周期內(nèi)分時訪問每個存儲體。若多體交叉存儲器由n個存儲模塊構(gòu)成，存儲器的工作速度可提高n倍。它是在多總線結(jié)構(gòu)的計算機中，提高系統(tǒng)的吞吐率的最有效方法。例：問讀0、5、10、15存儲單元中的數(shù)據(jù)和讀1、3、5、7存儲單元中的數(shù)據(jù)各需多少周期？

多體交叉存儲器按選擇不同存儲模塊所用地址位是高位地址還是低位地址可分為高位交叉編址的多體存儲器和低位交叉編址的多體存儲器012345678910111213141516171819202122231#2#3#4#第十四頁，共三十二頁，2022年，8月28日1、高位交叉編址的多體存儲器1#2#3#4#地址譯碼器體號體內(nèi)地址地址譯碼器CSCSCSCS體號：地址線的高位部分經(jīng)譯碼后用于選擇不同存儲器芯片，各不同的存儲器片選信號相連。體內(nèi)地址：即存儲器芯片的片內(nèi)地址。特點：（1）程序和數(shù)據(jù)按存儲體存放，一個存滿后再存下一個存儲體。（2）一個用于執(zhí)行程序，另一個用于與I/O設(shè)備DMA傳送。第十五頁，共三十二頁，2022年，8月28日例：已知RAM芯片的容量為1K×8，現(xiàn)要構(gòu)成按字節(jié)尋址的2體交叉的容量為2K×8存儲器，若采用高位交叉編址畫出存儲器的結(jié)構(gòu)圖。1#2#CSCSWEWEA9~A0A9~A0D7~D0D7~D0D7~D0A9~A0W/RA10第十六頁，共三十二頁，2022年，8月28日

2、低位交叉編址的多體存儲器1#2#3#4#體內(nèi)地址體號地址譯碼器CSCSCSCS體號：地址線的高位部分經(jīng)譯碼后用于選擇不同存儲器芯片，各不同的存儲器片選信號相連。體內(nèi)地址：即存儲器芯片的片內(nèi)地址。地址譯碼器特點：（1）程序和數(shù)連續(xù)存放在相鄰存儲體內(nèi)。（2）可加大存儲器的帶寬。第十七頁，共三十二頁，2022年，8月28日例：已知RAM芯片的容量為1K×8，現(xiàn)要構(gòu)成按字節(jié)尋址的2體交叉的容量為2K×8存儲器，若采用低位交叉編址畫出存儲器的結(jié)構(gòu)圖。1#2#CSCSWEWEA9~A0A9~A0D7~D0D7~D0D7~D0A10~A1W/RA0第十八頁，共三十二頁，2022年，8月28日8K×8a8K×8b8K×8c8K×8dA12～A0D15～D8D7～D0A13某字長16位的機器，已知有一個存儲器結(jié)構(gòu)如圖所示，看圖回答：

a、存儲器存儲容量是多少？

b、

分別寫出a、b片，c、d片的地址范圍空間（按字尋址）？

c、

采用多體交叉編址技術(shù)可提高存儲器的讀寫速度，說明你的理解？對該存儲器如何改造方能實現(xiàn)4體交叉編址存儲器的編址（按字節(jié)尋址）？

第十九頁，共三十二頁，2022年，8月28日六、CPU與存儲器的連接1、位擴展是指只進(jìn)行位數(shù)據(jù)擴展（加大字長），達(dá)到存儲器字長的要求。連接方式：將各存儲芯片的地址線、片選線和讀寫線相應(yīng)地并聯(lián)起來，而將和芯片的數(shù)據(jù)線單獨列出。如用8片的16K×1的存儲芯片擴充為16K×8的存儲器。地址線條數(shù)為log216K=14

CS*WE*D7A13~A0CS*WE*D6A13~A0CS*WE*D5A13~A0CS*WE*D4A13~A0CS*WE*D3A13~A0CS*WE*D2A13~A0CS*WE*D1A13~A0CS*WE*D0A13~A0練習(xí)：用4K×4的芯片構(gòu)成4K×16的存儲器，畫出連接圖。R/WD7D0A13~A0MREQ第二十頁，共三十二頁，2022年，8月28日2、字?jǐn)U展：僅在字向擴展，而位數(shù)不變。連接方式：將芯片的地址線、數(shù)據(jù)線、讀寫線并聯(lián)，由片選信號來區(qū)分各個芯片。例：用16K×8的芯片擴展成64K×8的存儲器，畫出連接圖。

MREQA15A14R/WD7~D0A13~A0WE*4#CSD7~D0A13~A0

WE*3#CSD7~D0A13~A0

WE*2#CSD7~D0A13~A0

WE*1#CSD7~D0A13~A02:4譯碼器練習(xí)：用4K×8的芯片擴展成8K×8的存儲器，畫出連接圖。第二十一頁，共三十二頁，2022年，8月28日3、字位擴展法：先擴展位，再擴展字。是上述兩種方式的結(jié)合。例：用2K×4的RAM芯片組成4K×8的存儲器，畫出連接圖。1、某一RAM芯片，其容量為512K×8位，除電源端和接地端外，該芯片引出線的最小數(shù)目為多少？5、某存儲器采用多模塊結(jié)構(gòu)，其容量為256K×16，分四個模塊構(gòu)成，試計算：(1)各模塊的存儲容量是多少？(2)模塊內(nèi)址寄存器多少位？(3)模塊內(nèi)數(shù)據(jù)寄存器多少位？(4)連接主機的地址總線是多少條？

A11R/W*

D7~D4D3~D0A10~A0WE*4#CS*D7~D4A10~A0

WE*3#CSD3~D0A10~A0

WE*2#CS*D7~D4A10~A0

WE*1#CS*D3~D0A10~A0MREQ*+第二十二頁，共三十二頁，2022年，8月28日練習(xí)：已知CPU共有16條地址線、8條數(shù)據(jù)線，用MREQ*（低電平有效）作為訪存控制信號，用R/W*作為讀寫命令信號?，F(xiàn)有存儲芯片：ROM有2K×8和8K×8兩種，RAM有1K×4、2K×8和16K×1及74LS138譯碼器和其它門電路。試從上述規(guī)格中選用合適芯片，畫出主存和CPU連接圖。要求主存地址空間分配如下：最小4K空間為系統(tǒng)程序區(qū)，4096~16383為用戶程序區(qū)。并說明選用哪類儲存芯片？選幾片？第二十三頁，共三十二頁，2022年，8月28日根據(jù)要求最小4K系統(tǒng)空間及CPU數(shù)據(jù)線為8條可選2片2K×8的ROM芯片；而用戶程序區(qū)的地址為4096~16383表明共用12K的存儲空間可選用6片2K×8的RAM芯片。MREQ

A13

A12A11

R/W*D7~D0A10~A0

ROM1#

CSD7~D0A10~A0

ROM2#

CSD7~D0A10~A0

WE*

RAM1#

CSD7~D0A10~A0

WE*RAM6#

CSD7~D0A10~A03:8譯碼器Y0Y1Y2Y3Y4Y5Y6Y7RAM2#RAM3#RAM4#RAM5#……第二十四頁，共三十二頁，2022年，8月28日（2010）假定用若干個2K×4位的芯片組成一個8K×8位的存儲器，則地址0B1FH所在芯片的最小地址是（)。A、0000HB、0600HC、0700HD、0800H下列有關(guān)RAM和ROM的敘述中，正確的是（）。Ⅰ、RAM是易失性存儲器，ROM是非易失性存儲器Ⅱ、RAM和ROM都采用隨機存取方式進(jìn)行信息訪問；Ⅲ、RAM和ROM都可用作CacheⅣ、RAM和ROM都需要進(jìn)行刷新A、僅Ⅰ和ⅡB、僅Ⅱ和ⅢC、僅Ⅰ、Ⅱ和ⅣD、僅Ⅱ、Ⅲ和Ⅳ第二十五頁，共三十二頁，2022年，8月28日一、填空1、動態(tài)RAM是用()來存儲信息的。2、衡量存儲器的主要技術(shù)指標(biāo)為（）和（）。3、4K×16的RAM芯片的數(shù)據(jù)線和地址線的總和為（）。4、4體交叉存儲器是一種高速存儲器，它有（）個存儲模塊，每個模塊有它自已的地址寄存器和（）寄存器。5、1K×8的RAM芯片采用單譯碼方式時選通線為（）條，當(dāng)采用雙譯碼方式時選通線為（）條。6、動態(tài)RAM存儲的信息會自動消失，因些必須對所用存儲單元在2ms內(nèi)進(jìn)行一次（）。7、動態(tài)RAM存儲的刷新方法有（）、（）和（）三種。8、（）存儲器由n個存儲模塊構(gòu)成，存儲器的工作速度可提高n倍，它是提高系統(tǒng)的吞吐率的最有效方法。第二十六頁，共三十二頁，2022年，8月28日二、選擇題1、存儲器是計算機系統(tǒng)的記憶設(shè)備，它主要是用來（）。A、存入數(shù)據(jù)B、存放程序C、存放數(shù)據(jù)和程序C、存放微程序2、內(nèi)存為16MB，則表示其容量為（）KB。A、16B、16384C、1024D、160003、下列說法正確的是（）。A、半導(dǎo)體RAM信息可讀可寫，且斷電后仍能保持記憶。B、半導(dǎo)體RAM屬斷電后信息消失，而靜態(tài)的RAM斷電后仍能保持記憶。C、靜態(tài)的RAM和動態(tài)RAM斷電后信息都消失。D、ROM不用刷新，且集成度比動態(tài)RAM高，斷電后存儲的信息將消失。4、組成2MX8bit的內(nèi)存，可使用（）。A、1MX8bit進(jìn)行并聯(lián)B、1MX4bit進(jìn)行串聯(lián)C、2MX4bit進(jìn)行并聯(lián)D、2MX4bit進(jìn)行串聯(lián)第二十七頁，共三十二頁，2022年，8月28日5、已知存儲芯片的容量為4Ｋ×16，則該芯片內(nèi)的數(shù)據(jù)寄存器的位數(shù)為（）位。A、８B、４C、１６D、３２6、已知存儲器芯片的容量為4Ｋ×8，若該芯片采用雙譯碼方式，則存儲器芯片所需的選通線的條數(shù)為（）

A、128B、1024C、32D、647、EPROM是指（）。A、只讀存儲器B、可編程只讀存儲器C、隨機存儲器D、可擦洗、可編程只讀存儲器8、RAM芯片為2MX8bit則該芯片引腳中地址線和數(shù)據(jù)線的數(shù)目之和是（）。A、21B、29C、18D、不可估計9、RAM芯片串聯(lián)時可以（）。A、增加存儲器字長B、增加存儲器單元數(shù)量C、提高存儲器的速度D、降低存儲器的平均價格第二十八頁，共三十二頁，2022年，8月28日10、存儲周期是指（）。A、存儲器的讀出時間B、存儲器的寫入時間C、存儲器連續(xù)讀/寫操作所允許的最短時間間隔D、存儲器連續(xù)寫操作所允許的最短時間間隔11、某微型計算機系統(tǒng)，若操作系統(tǒng)存豐軟盤上，其內(nèi)存儲器應(yīng)該采用（）。A、RAMB、ROMC、RAM和ROMD、CACHE12、若一臺計算機的字長為4字節(jié)，則表明該機器（）。A、能處理的數(shù)值最大為4位十進(jìn)制數(shù)B、能處理的數(shù)值最大為4位二進(jìn)制數(shù)C、在CPU中能夠作為一個整體加以處理的二進(jìn)制代碼為32位D、在CPU中運算的結(jié)查為2的32次方13、下列元件中存取速度最快的是（）。A、CACHEB、寄存器C、內(nèi)存D、