《數(shù)字邏輯電路》試題庫(kù)2

經(jīng)典word整理文檔，僅參考，雙擊此處可刪除頁(yè)眉頁(yè)腳。本資料屬于網(wǎng)絡(luò)整理，如有侵權(quán)，請(qǐng)聯(lián)系刪除，謝謝！一、1.5分，共30分）1．下列各式中哪個(gè)是四變量、、C、D的最小項(xiàng)？（）．A′＋B′＋Cb．C．C′Dd．ACD2．組合邏輯電路的分析是指（．已知邏輯要求，求解邏輯表達(dá)式并畫邏輯圖的過(guò)程．已知邏輯圖，求解邏輯功能的過(guò)程3．正邏輯是指（b．已知邏輯要求，列真值表的過(guò)程．高電平用表示，低電平用“0”表示電平、低電平均用“1”或表示b．高電平用表示，低電平用“1”表示．高4．寄存器、計(jì)數(shù)器屬于（．組合邏輯電路b．時(shí)序邏輯電路．?dāng)?shù)模轉(zhuǎn)換電路5．全加器是指（）的二進(jìn)制加法器。．兩個(gè)同位的二進(jìn)制數(shù)相加b．兩個(gè)二進(jìn)制數(shù)相加．兩個(gè)同位的二進(jìn)制數(shù)及來(lái)自低位的進(jìn)位三者相加6．4選1數(shù)據(jù)選擇器的輸出表達(dá)式＝A′A′D＋A′AD＋AA′D＋AAD，若用該數(shù)據(jù)選擇100101102103器實(shí)現(xiàn)＝A，則D～D的取值為（103．D＝D＝1，D＝D＝0b．D＝D＝0，D＝D＝1．D＝D＝D＝D＝10123031201237．JK觸發(fā)器用做．＝K觸發(fā)器時(shí)，輸入端、K的正確接法是（T′b．J=K＝0．＝K＝18．按觸發(fā)信號(hào)觸發(fā)方式的不同來(lái)分，觸發(fā)器有（．、JK、、、T′五類b．、CMOS兩類．電平觸發(fā)、脈沖觸發(fā)、邊沿觸發(fā)三類9．經(jīng)過(guò)有限個(gè)CLK，可由任意一個(gè)無(wú)效狀態(tài)進(jìn)入有效狀態(tài)的計(jì)數(shù)器是（）自啟動(dòng)的計(jì)數(shù)器。．不能b．能．不一定能10．在二進(jìn)制算術(shù)運(yùn)算中1+1=（．1b．0．211．3線—8線譯碼器處于譯碼狀態(tài)時(shí)，當(dāng)輸入AAA=001時(shí)，輸出=（Y~Y72100．11101111b．10111111．1111110112．時(shí)序電路輸出狀態(tài)的改變（．僅與該時(shí)刻輸入信號(hào)的狀態(tài)有關(guān)b．僅與時(shí)序電路的原狀態(tài)有關(guān)．與b皆有關(guān)13．已知F＝＋，可以確定使F＝0的情況是（．＝0，＝1b．＝1，C＝1c．C＝1，＝014．一只四輸入端與非門，使其輸出為0的輸入變量取值組合有（）種。．15b．8c．7d．1d．＝1，＝115．T觸發(fā)器，在T=1時(shí)，加上時(shí)鐘脈沖，則觸發(fā)器（．保持原態(tài)b．置0．置1d．.翻轉(zhuǎn)16．采用集電極開(kāi)路的OC門主要解決了（．TTL門不能相與的問(wèn)題b．TTL門的輸出端不能線與的問(wèn)題．TTL門的輸出端不能相或的問(wèn)題17．D/A轉(zhuǎn)換器能夠?qū)?shù)字信號(hào)轉(zhuǎn)變成（．正弦信號(hào)b．?dāng)?shù)字信號(hào)．模擬信號(hào)18．電路如圖所示，這是由555）．多諧振蕩器b．單穩(wěn)態(tài)觸．施密特觸發(fā)器19．多諧振蕩器可產(chǎn)生()a．正弦波b．矩形脈沖c．三角波功能20．隨機(jī)存取存儲(chǔ)器具有(a．讀/寫b．只讀c．只寫2分，共10分）1．已知，則Y=________。)=（2．完成數(shù)制間的轉(zhuǎn)換：(FA)=(）。23．二進(jìn)制加法計(jì)數(shù)器從0計(jì)數(shù)到十進(jìn)制數(shù)25時(shí)，需要_____個(gè)觸發(fā)器構(gòu)成，有_____個(gè)無(wú)效狀態(tài)。4．半導(dǎo)體存儲(chǔ)器的種類很多，從制作工藝上可以分為_(kāi)__________和___________兩大類。5．___________和___________是衡量A/D轉(zhuǎn)換器和D/A轉(zhuǎn)換器性能優(yōu)劣的主要標(biāo)志。三、化簡(jiǎn)下列邏輯函數(shù)：（16分）1．′+A′B(公式法)(0,5,10)2．＝＋卡諾圖法)(2,3,7,8,11,14)md3．F＝ABC+ABD+′′+B′C+AC′卡諾圖法)4．F=ABD+ABD+ACD(公式法)四．分析與設(shè)計(jì)：（共44分）1．寫出右圖所示電路輸出信號(hào)Y的邏輯表達(dá)式，并說(shuō)明其功能。（8分）2．在下圖所示邊沿D觸發(fā)器中，已知CLK、D的波形，試畫出QQ′的波形，設(shè)觸發(fā)器的初始狀態(tài)為0。（8分）3．用與非門設(shè)計(jì)四人表決電路，當(dāng)四人中有三人或三人以上贊成時(shí)表示通過(guò)，其余情況時(shí)表示否決。（8分）。4．分析下圖所示電路