東北師范大學(xué)數(shù)字電路與數(shù)字邏輯期末備考題集（全新整理匯總）50080

經(jīng)典word整理文檔，僅參考，雙擊此處可刪除頁(yè)眉頁(yè)腳。本資料屬于網(wǎng)絡(luò)整理，如有侵權(quán)，請(qǐng)聯(lián)系刪除，謝謝！1248（2）電路具有兩個(gè)穩(wěn)定狀態(tài)，在無(wú)外來(lái)觸發(fā)信號(hào)作用時(shí)，電路將()。與非門(mén)電路結(jié)構(gòu)由輸入級(jí)、倒相級(jí)、()三部分組成。1中的內(nèi)容,當(dāng)電源斷掉后又接通,存儲(chǔ)器中的內(nèi)容()0（11）計(jì)數(shù)器是用來(lái)累計(jì)()的邏輯部件。2（14）邏輯表達(dá)式通過(guò)邏輯變量、常量、()來(lái)描述邏輯函數(shù)的因果關(guān)系（15）時(shí)序邏輯電路的特點(diǎn)是()（16）描述小規(guī)模時(shí)序邏輯電路的有效的方法是()轉(zhuǎn)換器再配以相應(yīng)的程序，可以產(chǎn)生鋸齒波，該鋸齒波的()10DAC，其輸出電平的級(jí)數(shù)為()431—5，最多不超過(guò)()。6789F()。（24）邏輯代數(shù)的化簡(jiǎn)法主要有兩種——公式化簡(jiǎn)法和()化簡(jiǎn)法。圖4轉(zhuǎn)換為二進(jìn)制數(shù)是：()（27）寄存器是用來(lái)暫存數(shù)據(jù)的()部件。（28）在外加觸發(fā)信號(hào)有效時(shí)，電路可以觸發(fā)翻轉(zhuǎn)，實(shí)現(xiàn)()。置0置1置01（29）以下四種轉(zhuǎn)換器，()是轉(zhuǎn)換為二進(jìn)制數(shù)是：()（31）與非門(mén)至少一個(gè)輸入端接低電平時(shí)，輸出電壓的值稱為輸出()電平。低高548高低（35）在數(shù)字電路中，用來(lái)存放二進(jìn)制數(shù)據(jù)或代碼的電路稱為().（36）單穩(wěn)態(tài)觸發(fā)器和施密特觸發(fā)器不能自動(dòng)地產(chǎn)生矩形脈沖，但卻()把其他位移位寄存器，串行輸入時(shí)經(jīng)（）個(gè)脈沖后，8中12486A、B、CFA、B、Cf定時(shí)器不可以組成()JK圖（41）同步時(shí)序電路和異步時(shí)序電路比較,其差異在于后者()。翻轉(zhuǎn)除了考慮其驅(qū)動(dòng)方程外，還必須考慮其()是否出現(xiàn)。7（45）雙穩(wěn)態(tài)觸發(fā)器可以作為()存儲(chǔ)單元使用。轉(zhuǎn)換為十進(jìn)制數(shù)是：()通用邏輯塊（GLB）總體布線池（GRP）輸出布線池（ORP）碼計(jì)數(shù)器至少需要()個(gè)觸發(fā)器345（50）邏輯代數(shù)由邏輯變量集、邏輯常量及其()構(gòu)成.8和1稱為邏輯常量，它表示()的邏輯狀態(tài)。碼轉(zhuǎn)換為十進(jìn)制數(shù)是：()（55）觸發(fā)器的次態(tài)不僅與輸入信號(hào)狀態(tài)有關(guān)，而且與()有關(guān)。ROM9（58）為了記憶電路的狀態(tài)，時(shí)序電路必須包含有()。轉(zhuǎn)換為二進(jìn)制數(shù)是：()1234n個(gè)，則組合有()種輸入組合。n2的n10D/AD/A1K*88（66）時(shí)序邏輯電路必不可少的部分是()4K*8的256*4的RAM248定時(shí)器的輸出狀態(tài)有()0和l狀態(tài)11n這些乘積項(xiàng)應(yīng)包含邏輯式中所有的最小項(xiàng)(應(yīng)復(fù)蓋卡諾圖中所有的S和R（6）分析組合電路的目的是確定已知電路的邏輯功能，其步驟大致是:()。12ISPExpert用(（10）具有透明特性的有()。DDRSRS與3000I/OPCI/O131、0高低門(mén)門(mén)完成對(duì)電路的()。1401240010MOSRAMMOSRAM低15D（26）寄存器按照功能不同,可分為以下哪兩類(lèi)()（28）邏輯代數(shù)由()構(gòu)成。（29）在數(shù)字電路中，存在哪幾種類(lèi)型的電路()216（34）單穩(wěn)態(tài)觸發(fā)器具有()功能ADC（）17說(shuō)法正確的是()（41）下列哪些屬于時(shí)序邏輯電路()ADEM實(shí)體（Entity）18配置（Configuration）程序包（Package）庫(kù)（Library）加與或非0。采用了邏輯單元陣列,內(nèi)部包括()部分19TD20CMOS（58）按照邏輯功能的不同特點(diǎn)，通常將時(shí)鐘控制的觸發(fā)器分為()等幾種類(lèi)型。RSJKTDTS門(mén)（三態(tài)電路）的三種可能的輸出狀態(tài)是()。TTL21RS置0置1通用邏輯塊（GLB）總體布線池（GRP）輸出布線池（ORP）時(shí)鐘分配網(wǎng)絡(luò)（CDN）（64）同步時(shí)序邏輯電路的輸入信號(hào)可以是(GALI/O塊RAM塊22（71）時(shí)序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時(shí)鐘控制分為()型型23定時(shí)器由哪幾部分組成()R-SGALPLDPLDY=A+4選135101536E。TTLRS觸發(fā)器,當(dāng)R=S=0定2410。Q^(n+1)=D，而與無(wú)關(guān)，所以，DN只0型25N（30）與八進(jìn)制數(shù)(47.3)8等值的數(shù)為(100111.011)2。1556。。26。RS=0R=S=1PLDY=A+A=BCY=+=27（56）執(zhí)行下列邏輯或運(yùn)算：01010100V11010111。RAMRAM與3000在全局時(shí)鐘結(jié)構(gòu)、I/O中的信息,當(dāng)電源斷掉后又接通,則原存的信息不會(huì)改變ADC19.4。28（66）占空比的公式為：q=tw/T，則周期TqROMRAMRAM中29CPA+BA+A+BFF5674RAMROM193301。30n（94）動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器需要不斷地刷新,以防止電容上存儲(chǔ)的信息丟失（98）A+BC=（A+B）（A+C）。NN。Qn+1=D，而與無(wú)關(guān)，所以，Dn觸發(fā)器,邊沿31用（112）八進(jìn)制數(shù)（18）8比十進(jìn)制數(shù)（18）10。常用語(yǔ)句分并行(Concurrent)語(yǔ)句和順序(Sequential)語(yǔ)句兩種是作為專(zhuān)用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，321（123）實(shí)體(Entity)類(lèi)似于原理圖中的符號(hào)(Symbol),可以進(jìn)行功能仿真（FunctionalSimulation），但不可以DACFPGA（129）通用陣列邏輯(GAL)器件是一種可用電擦除