計算機專業(yè)基礎綜合(計算機組成原理)模擬試卷4

計算機專業(yè)基礎綜合（計算機組成原理）模擬試卷(分：56.00做題時間：分鐘)一、單項擇(總題數(shù)：，數(shù)48.00)1.單項選擇1-40小題。下列每題給出的四個選項中，有一個選項是最符題目要求。__________________________________________________________________________________________2.下列關于相聯(lián)存器的說法中，錯誤的是)。A.聯(lián)存儲器指的是按內(nèi)容訪問的存儲器B.實現(xiàn)技術相同的情況下，容量較小的相聯(lián)存儲器速度較快C.聯(lián)存儲器結構簡單，價格便宜√D.存儲單元數(shù)目不變的情況下，存儲字長變長，相聯(lián)存儲器的訪問速度下降此題考查相聯(lián)存儲器的基本概念。3.下列關DRAM和說法中，錯誤的是)。．SRAM不是易失性存器，而DRAM是易失性存儲器Ⅱ．DRAM比SRAM成度更高，因此讀寫速度也更快Ⅲ．主存只能由DRAM構，而高速緩存只能由SRAM構成Ⅳ．與SRAM比，DRAM由于需要刷新，所以功耗較高A.、Ⅲ冪口ⅣB.I、和ⅣC.I、和ⅢD.I、、Ⅲ和Ⅳ√SRAM和DRAM屬于易失性存儲器，掉電就會丟失，故I誤。的集成雖然更低，但速度更快，因此通常用于高速緩存Cache故Ⅱ錯誤。主存可以用實現(xiàn)，只是成本高故Ⅲ錯誤。與SRAM相，DRAM成低、功耗低，但需要刷新，故Ⅳ錯誤。4.某機字32位，主存容量按字編址，塊長B，共可存放16個塊，采用直接映射方式，則Cache地長度為()A.11位B.13位C.18位D.20位

√主存地址中除去主存字塊標記的部分就是址，結構如下所示：

而Cache地的格式如下圖所示：

其中，塊長B，主存按字32位)址，B／47，即塊內(nèi)字地址7位；Cache共可存放16個，采用直接映射方式，24=16即Cache字塊地址4位。故址共4+7=11位，選A5.在Cache和存構成的兩級存儲體系中，Cache存取時間是100ns主存的存取時間是1000ns。如果希望有效(均)取時間不超過存取時間的15，則命中率至少應為()。A.90B.98C.95D.99

√設Cache命率為a則(1000+100)(1-a)+100a≤解得a≥985故至少為99％。6.下列關Cache策略的論述中，錯誤的是)A.寫法(直達法分保證Cache與主存的一致性B.用全寫法時，不需要為Cache行設置“臟位／修改位”C.回法(寫法低了主存帶寬需求減少了Cache與主存之間的通信)D.處理器系統(tǒng)通常采用寫回法√

采用全寫法時，主存一Cache數(shù)據(jù)始終一致，被替換的不必寫回主存，所以不需要為設置“修改位”。對安全性、可靠性要求高，不允許有主存一數(shù)不一致現(xiàn)象發(fā)生的計算機系統(tǒng)，它的Cache必采用全寫法。7.假定用若干8K×8的芯片組成一個×32位的存器，則地址41FOH在芯片的最大地址()。A.0000HB.4FFFHC.5FFFHD.7FFFH

√用8K8位的芯片組成一個×32位存儲器，每行中所需芯片數(shù)4每列中所需芯片數(shù)為4各行芯片的地址分配如下：第一行(4芯片并聯(lián))：0000H一1FFFH第二行(4個芯片并聯(lián)2000H一第三行(4個片并聯(lián)4000H一5FFFH四行(4芯片并聯(lián)6000H一7FFFH故，地址為所在芯片的最大地址即5FFFH8.某機器采用四體位交叉存儲器，現(xiàn)分別執(zhí)行下述操作：(1)讀6個連續(xù)址單元中存放的存儲字，重復80次讀取8連續(xù)地址單元中存放的存儲字，重復60次則1)、花時間之比為()。A.1：1B.2：1C.4：3D.3：4

√假設存儲器的存取周期為：在1)的情況下，連續(xù)讀6個存儲字需T+(6—1)×(T／4)=2．，但存放連續(xù)字中第一個字的存儲器需到時后才能進行下一輪讀取，故1)共需時3T(801)+225T=239．同理，在2)的況下，一輪讀取需時—1)×(T/4)=2．75T，但開始下一輪讀取需3T時后，故2)需時3T×(60—75T=17975T。綜合上述分析，(1)(2)所花時間之比約為439.某計算機的存儲統(tǒng)由Cache一存系統(tǒng)構成，Cache的存取周期為10，主存的存取周期為50。在CPU執(zhí)一段程序時，Cache完成存取的次數(shù)為800次，主存完成的存取次數(shù)200次，該一主存系統(tǒng)的效率是()。設Cache主存不能同時訪問。)A.0．B.0．C.0．D.0．

√命中率=4800／(4800+200)=096，均訪問時間=0．96×10+(1-0．96)×(10+50)=12ns故效率10／12=083310.某字長32位主存容量1MB按字編址塊長512BCache共可存放16塊采用直接映像方式，則Cache地長度為()A.11位B.13位C.18位D.20位

√主存地址中除去tag(主存字塊標記的部分就是Cache址。其中，塊長512B主存按字編址，512B／(4BW)=128W=2

W，塊內(nèi)字地址7位。Cache共可存放個塊，采用直接映像方式，

=16，Cache字塊地址4位故Cache址共4+7=11位，選項A正。11.n(n)交叉編址存儲器在()時，其存取帶寬是單體儲器的n倍A.續(xù)訪存的n個地址是針對同一個存儲模塊B.何情況下都能C.續(xù)訪存的n個地址是針對不同的存儲模塊√D.何情況下都不能此題考查n體模n)交叉編址存儲器的特性。

12.設主存一Cache層次的存儲器，其主存容量，Cache量KB，每字塊8字，每32位，采用直接地址映像方式。若主存地址為且問中，則該主存塊在第)塊中(Cache起字塊為第0字塊A.152B.153C.154D.151

√主存地址35301H對應的二進制為00110101001100000001，現(xiàn)在要分析該地址中哪些位是塊內(nèi)地址存字塊標記和Cache字塊地址位是塊內(nèi)地址個字塊8個個塊內(nèi)有2

B(每字32位所以低5位示字塊內(nèi)地址。主存字塊標記為高位1MB÷16)其余01即Cache字塊地址，對應的十進制數(shù)為。13.雙口存儲器在)生訪問沖突。A.端口與右端口同時被訪問的情況下B.時訪問左端口與右端口的地址碼不同的情況下C.時訪問左端口與右端口的地址碼相同的情況下√D.何情況下都不此題考查雙端口存儲器的特性。14.下關于雙端口存儲器和交叉存儲器的敘述中，正確的是)。A.端口存儲器兩個端口使用同一組地址線、數(shù)據(jù)線和讀寫控制線，同時訪問同一區(qū)間、同一單元。B.端口存儲器當兩個端口同時訪問相同的地址碼時必然會發(fā)生沖突C.位多體交叉存儲器的設計依據(jù)了程序的局部性原理D.位四體交叉存儲器可能在一個存儲周期內(nèi)連續(xù)訪問四個模塊√雙端口RAM的個端口具有2組相互獨的地址線、數(shù)據(jù)線和讀寫控制線，因此可以同時訪問同一區(qū)間、同一單元，故選項A錯誤。當兩個端同時對相同的單元進行讀操作時，不會發(fā)生沖突，故選項B誤。高位多體交叉存儲器由于在單個存儲器中字是連續(xù)存放的，所以不能保證程序的局部性原理；而低位多體交叉存儲器由于是交叉存放，所以能很好地滿足程序的局部性原理，故選項錯誤。高位四體交叉存儲器雖然不能滿足程序的連續(xù)讀取，但仍可能一次連續(xù)讀出彼此地址相差一個存儲體容量的個字，只是這樣讀的概率較小，故選項D正確。15.下關于主存一體多字和多體交叉方案的敘述中，不正確的是)。A.存一體多字使每個主存單元同時存儲幾個主存字，則每一次讀操作就同時讀出幾個主存字，大大提高了主存讀出一個字的平均速度B.體交叉編址把主存儲器分成幾個能獨立讀寫的、字長為多個主存字的主體√C.存一體多字需要把每次讀出的幾個主存字保存在一個位數(shù)足夠長的存儲器中D.體交叉編址按讀寫需要情況，分別對每個存儲體執(zhí)行讀寫，幾個存儲體協(xié)同運行，提高了存儲體的讀寫速度主存一體多字的優(yōu)點是：通過加寬每個主存單元的寬度，增加每個主存單元所包括的數(shù)據(jù)位數(shù)，使每個主存單元同時存儲幾個主存字，則每一次讀操作就同時讀出了幾個主存字，使讀出一個主存字的平均讀出時間變?yōu)樵瓉淼膸追种?。缺點是：每次讀出的幾個主存字必須首先保存在一個位數(shù)足夠長的存儲器中，等待通過數(shù)據(jù)總線分幾次把它們傳送走。因此，選項C正確的。多交叉編址的優(yōu)點是：把主存儲器分成幾個能獨立讀寫的、字長為一個主存字的主體。由此可知選項錯誤的。多體交叉編址按讀寫需要情況，分別對每個存儲體執(zhí)行讀寫；通過合理的組織方式，使幾個存儲體協(xié)同運行，從而提供出比單個存儲體更高的(倍)寫速度。16.設儲器容量為32字，字長為位模塊數(shù)m=4，采用低位交叉方式。存周期T=200ns數(shù)據(jù)總線寬度為64位總線傳輸周期ns該交叉存儲器的帶寬是)。A.3210

b／sB.8×10

b／sC.7310D.1810

b／sb／s

√

低位交叉存儲器連續(xù)讀出字所需的時間為t=T+(m一1)×r=200ns+350ns=350510

s故帶寬為W=64×b(3．5×

s)=73×10

b／s17.某器采用四體低位交叉存儲器，現(xiàn)分別執(zhí)行下述操作：(1)讀6連續(xù)地址單元中存放的存儲字，重復80次讀取8連續(xù)地址單元中存放的存儲字，重復60次則1)和2)花時間之比為()。A.1：1B.2：1C.4：3D.3：4

√假設存儲器的存取周期為：(1)的情況下，連續(xù)讀6存儲字需時T+(6—1)(T/4)=225T，但存放連續(xù)字中第一個字的存儲器需時間后才能進行下一輪讀取1)共需3T1)+2(2)的況同理，一輪讀取需時T+(8一×(T/4)=275T，但開始下一輪讀取需3T間后，故2)共時3T(60一1)+2．75T=179．75T綜合上述分析，(1)(2)花時間之比約為43。18.n體叉編址位交叉)儲器中每個體的存儲字長等于數(shù)據(jù)總線寬度個體存取一個字的存取周期為T總線傳輸周期為t，則與t的關系以及讀取地址連續(xù)n字需要的時間分別是()。A.T=t，T+ntB.T=(n-1)tT+ntC.T=ntT+ntD.T=ntT+(n-1)t

√此題考查n體叉編址(位交叉儲器的性能分析。19.實虛擬存儲器的關鍵是虛擬地址向?qū)嶋H地址的快速變換。為此，在處理器內(nèi)部設置一個特殊Cache來記錄最近使用頁的頁表項，以快速完成地址轉(zhuǎn)換。不同文獻對這個特殊的有不同的稱呼下列選項中，不屬于這些稱呼的是()A.換旁視緩沖器(TLB)B.換后援緩沖器C.表D.表

√不同文獻對變換旁視緩沖器不同的稱呼。20.虛存儲器不能解決的問題是)。A.儲系統(tǒng)成本高B.程空間受限C.存速度慢

√D.道程序共享主存而引發(fā)的信息安全存儲體系／存儲層次解決的共性問題就是存儲系統(tǒng)成本高。在此基礎上，虛擬存儲器還解決“編程空間受限”和“多道程序共享主存而引發(fā)的信息安全”兩個問題，其中后一個問題是通過在地址變換增加地址檢查功能來解決的?！霸L存速度慢”屬于而不是虛擬存儲器解決的問題。21.在面尺寸為4KB的頁式存儲管理中，頁表中的內(nèi)容依次是25、8、11，則物理地址32773對應的邏輯地址為()。A.32773B.42773C.12293D.62773

√32773=32768+5=1000000000000000B+101B=1000000000000101B。后12位為頁內(nèi)地址，前4位為頁號。物理頁號為8對應邏輯頁號為3=11B則邏輯地址=11000000000101B=3×4K+3=10240+2048+5=12288+5=1229322.當頁故障處理完畢后，處理器將)。A.新執(zhí)行引發(fā)缺頁故障的指令√B.行導致發(fā)生缺頁故障的指令的下一條指令C.新開始執(zhí)行發(fā)生缺頁故障的指令所在的進程D.止執(zhí)行發(fā)生缺頁故障的指令所在的進程

當處理器欲訪問的頁面對應的頁表項中的“存在位”為即表示該頁面不在內(nèi)存中，則處理器發(fā)出缺頁故障信號。當處理器處理缺頁故障后，將重新執(zhí)行引發(fā)缺頁故障的指令。23.頁存儲管理系統(tǒng)不會出現(xiàn))。A.動／顛簸B.零頭(碎片C.零頭(碎片D.界訪問

√此題考查的知識點：抖動是頁式存儲管理特有的現(xiàn)象，因為頁式存儲管理中指令或數(shù)據(jù)可能跨頁存儲；頁式存儲管理會出現(xiàn)內(nèi)零頭，段式存儲管理會出現(xiàn)外零頭；任何一種存儲管理都面臨著越界訪問的危險。24.下關于頁式存儲管理與段式存儲管理的區(qū)別的論述中，正確的是)。A.式存儲管理更有利于存儲保護B.式存儲管理的存儲空間利用率較高C.段式存儲管理中，指令或數(shù)據(jù)不會跨段存儲√D.的尺寸要大于頁的尺寸此題考查的知識點：段式存儲管理更有利于存儲保護；頁式存儲管理的存儲空間利用率較高。在段式存儲管理中指令或數(shù)據(jù)不會跨段存儲；段的尺寸可大可小，而頁的尺寸是固定的。二、綜合用(總題數(shù)：4，數(shù)8.00)25.合應用題41-47小題。__________________________________________________________________________________________26.假CPU行某段程序時，950從Cache得到數(shù)據(jù)，50從主存得到數(shù)據(jù)，已知Cache存取期為50ns，存存取周期為200ns(設每次訪問時，Cache訪問與主存訪問并發(fā)進行，如Cache命則中斷主存的訪問)求：(1)Cache命中率。平均訪問時間。(3)Cache一主存統(tǒng)的效率。__________________________________________________________________________________________正確答案：(確答案：(1)Cache未中情況下才需要從主存取數(shù)據(jù)，故Cache命中率Cache命次數(shù)÷(Cache命中次數(shù)Cache未中次數(shù)÷(950+50)=0(2)均訪問時間=(950×ns+50×200ns)÷1000=57ns(3)Cache主存系統(tǒng)的效率Cache存周期／平均訪問時=5057100％=87)27.已某8位機的主存采用半導體存儲器，地址碼為18位，若使用4K4位RAM芯片組成該所允許的最大主存空間，并選用模塊條的形式，問：(1)每個模塊條32K8位，共需幾個模塊?(2)每個模塊內(nèi)共有多少片RAM芯片(3)主共需多少RAM芯?CPU何選擇各模塊條__________________________________________________________________________________________正確答案：(確答案：(1)于主存地址碼給定18位，所以最大存儲空間為2

=256，主存的最大容量為256KB現(xiàn)每個模塊條的存儲容量為32KB，所以主存共需256KB÷32KB=8塊板。(2)每個模塊條的存儲容量為32KB，現(xiàn)使用4K×4的片拼成4K×8位(8組用地址碼的低(A一A)直接接到芯片地址輸入端，然后用地址的高(A

一A

通過一8線譯碼器輸出，分別接到芯片的選片端。共有82=16RAM(3)據(jù)面所得，共需8個模塊條，每個模塊條上有16片芯片，故主存共需816=128片RAM芯片。28.設機中，地址總線為

～A

，數(shù)據(jù)總線為D

～D

(A

、D

為最低位)存儲器地址空間為3000H67FFH其中3000H一4FFFH為ROM區(qū)，選4K2的ROM芯片5000H67FFH為RAM區(qū)