仿真軟件在電子技術(shù)實(shí)驗(yàn)中的應(yīng)用

商丘師范學(xué)院學(xué)士學(xué)位畢業(yè)設(shè)計(jì)PAGEI仿真軟件在電子技術(shù)實(shí)驗(yàn)中的應(yīng)用摘要當(dāng)前電子線路已大量采用計(jì)算機(jī)輔助仿真設(shè)計(jì)，尤其是電子設(shè)計(jì)EDA仿真技術(shù)。EDA仿真軟件中MAX+PlusⅡ仿真設(shè)計(jì)分析軟件是計(jì)算機(jī)數(shù)字電路與邏輯設(shè)計(jì)模擬和仿真的軟件包，是實(shí)用的電子電路在線仿真工具，可加快產(chǎn)品的開發(fā)速度，提高工作效率。這里介紹一種基于EDA技術(shù)的4進(jìn)制加法計(jì)數(shù)器的設(shè)計(jì)與仿真，并詳細(xì)分析和歸納了D觸發(fā)器的工作原理，以及由D觸發(fā)器組成的一位4進(jìn)制加法計(jì)數(shù)器電路的仿真電路，詳細(xì)介紹了MAX+PlusⅡ的結(jié)構(gòu)以及設(shè)計(jì)步驟，并提出了運(yùn)用先進(jìn)的MAX+PlusⅡ電子仿真軟件對4進(jìn)制加法計(jì)數(shù)器的設(shè)計(jì)過程進(jìn)行仿真研究，最后對該實(shí)驗(yàn)設(shè)計(jì)結(jié)果進(jìn)行全面的總結(jié)。關(guān)鍵詞加法計(jì)數(shù)器；D觸發(fā)器；仿真SimulationsoftwareintheelectronictechnologyexperimentAbstractTheelectronicdesignedaemulationsoftwareeda.themaxplusiiemulationsoftwaredesignandanalysisisthedigitalcircuitandlogicdesignofsimulatThecurrentelectroniccircuitryareusedbyacomputersimulationsdesign,especiallyionandemulationpackage,useistheelectroniccircuitonlinesimulationtoolsforthedevelopmentoftheproductandincreaseworkingefficiency.thiswillintroduceaedatechnologybasedonfourbinarycounteristhedesignandemulation,anddetailedanalysisandsummaryofthedtriggers.Keywordsaddingcounter,dflip-flop,imulation0引言負(fù)跳沿觸發(fā)的主從觸發(fā)器工作時(shí)，必須在正跳沿前加入輸入信號。如果在CP高電平期間輸入端出現(xiàn)干擾信號，那么就有可能使觸發(fā)器的狀態(tài)出錯(cuò)。而邊沿觸發(fā)器允許在CP觸發(fā)沿來到前一瞬間加入輸入信號。這樣，輸入端受干擾的時(shí)間大大縮短，受干擾的可能性就降低了。邊沿D觸發(fā)器也稱為維持-阻塞邊沿D觸發(fā)器。

當(dāng)前電子線路已大量采用計(jì)算機(jī)輔助仿真設(shè)計(jì)，尤其是電子設(shè)計(jì)EDA（(ElectronicDesignAutomation)）仿真技術(shù)。EDA仿真軟件中MAX+plus2仿真設(shè)計(jì)分析軟件是計(jì)算機(jī)數(shù)字電路與邏輯設(shè)計(jì)模擬和仿真的軟件包，是實(shí)用的電子電路在線仿真工具，可加快產(chǎn)品的開發(fā)速度，提高工作效率。

MAX+plus2作為國際上著名的電子設(shè)計(jì)自動化軟件之一，不僅可以用于電路分析和優(yōu)化設(shè)計(jì)，與印制版設(shè)計(jì)軟件配合使用，還可實(shí)現(xiàn)電子設(shè)計(jì)自動化，被公認(rèn)是通用電路模擬程序中最優(yōu)秀的軟件之一。本文以MAX+plus2為工具，對由雙D觸發(fā)器7474構(gòu)成的一個(gè)4進(jìn)制加法計(jì)數(shù)器進(jìn)行仿真分析，得出了一些有價(jià)值的結(jié)論。1EDA技術(shù)及其仿真軟件的介紹1.1EDA技術(shù)發(fā)展概述EDA是以計(jì)算機(jī)為平臺，融合了應(yīng)用電子技術(shù)、計(jì)算機(jī)技術(shù)、智能化技術(shù)最新成果而研制的電子CAD通用軟件包，主要輔助進(jìn)行三方面的工作：IC設(shè)計(jì)、電子線路設(shè)計(jì)以及PCB設(shè)計(jì)?；仡櫧?0年電子設(shè)計(jì)技術(shù)的發(fā)展歷程，可將EDA技術(shù)分為三個(gè)階段：20世紀(jì)70年代為CAD階段，人們開始用計(jì)算機(jī)輔助進(jìn)行IC版圖編輯、PCB布局布線，取代了手工操作，產(chǎn)生計(jì)算機(jī)輔助設(shè)計(jì)的概念。20世紀(jì)80年代為CAE階段，與CAD相比，除了純粹的圖形設(shè)計(jì)功能之外，又增加了電路功能設(shè)計(jì)和結(jié)構(gòu)設(shè)計(jì)，并且通過電器連接網(wǎng)絡(luò)表將二者結(jié)合在一起,實(shí)現(xiàn)了工程設(shè)計(jì)，這就是計(jì)算機(jī)輔助設(shè)計(jì)的概念。CAE的主要功能是：原理圖輸入，邏輯圖仿真，電路分析，自動布局布線，PCB分析。20世紀(jì)90年代為EDA階段，盡管CAD/CAE技術(shù)取得了很大的成功，但并沒有把人們從繁重的勞動中解放出來。在整個(gè)設(shè)計(jì)過程中，自動化和智能化程度還不高，各種軟件界面千差萬別，學(xué)習(xí)使用困難，互不兼容，直接影響到設(shè)計(jì)環(huán)節(jié)的銜接?；谝陨檄h(huán)節(jié)不足，人們開始追求：貫徹整個(gè)設(shè)計(jì)過程的自動化，這就是EDA即電子系統(tǒng)設(shè)計(jì)自動化。1.2EDA技術(shù)在當(dāng)今電路設(shè)計(jì)中的應(yīng)用20世紀(jì)90年代以來，電子信息類產(chǎn)品的開發(fā)明顯出現(xiàn)兩個(gè)特點(diǎn)：一是產(chǎn)品的復(fù)雜程度加深；二是產(chǎn)品的上市時(shí)限緊迫。然而電路級設(shè)計(jì)本質(zhì)上是基于門級描述的單層次設(shè)計(jì)(主要以數(shù)字電路為主)，設(shè)計(jì)的所有工作(包括設(shè)計(jì)輸入、仿真和分析、設(shè)計(jì)修改等)都是在基本邏輯門這一層次上進(jìn)行的。顯然這種設(shè)計(jì)方法不能適應(yīng)新的形勢，為此引入一種高層次的電子設(shè)計(jì)方法，也稱為系統(tǒng)的設(shè)計(jì)方法。高層次設(shè)計(jì)是一種“概念驅(qū)動式”的設(shè)計(jì)，設(shè)計(jì)人員無須通過門級原理圖描述電路，而是對設(shè)計(jì)目標(biāo)進(jìn)行功能描述，由于擺脫了電路細(xì)節(jié)的束縛，設(shè)計(jì)人員可以把精力集中于創(chuàng)造性的方案與概念構(gòu)思上，一旦這些概念構(gòu)思以高層次描述輸入計(jì)算機(jī)后，EDA系統(tǒng)就能以規(guī)則驅(qū)動的方式自動完成整個(gè)設(shè)計(jì)。這樣，新的概念得以迅速有效地成為產(chǎn)品，大大縮短了產(chǎn)品的研制周期。不僅如此，高層次的設(shè)計(jì)只是定義系統(tǒng)的行為特性，可以不涉及實(shí)現(xiàn)工藝，在廠家的綜合庫的支持下，利用綜合優(yōu)化工具可以將高層次的描述轉(zhuǎn)化成對某種工藝優(yōu)化的網(wǎng)表，工藝轉(zhuǎn)化變得輕松容易。高層次設(shè)計(jì)步驟如下：（1）按照“自頂而下”的設(shè)計(jì)方法進(jìn)行系統(tǒng)劃分。（2）輸入VHDL代碼，這是高層次設(shè)計(jì)中最為普遍的輸入方式。此外EDA實(shí)驗(yàn)室采用MAX+plus2圖形仿真輸入，這種方法具有直觀、容易理解的特點(diǎn)。（3）將以上設(shè)計(jì)輸入編譯成標(biāo)準(zhǔn)的VHDL文件.。對于大型的設(shè)計(jì)，還要進(jìn)行代碼級的功能仿真，主要是檢驗(yàn)系統(tǒng)功能設(shè)計(jì)的正確性。因?yàn)閷Υ笮驮O(shè)計(jì)，綜合、適配要花費(fèi)數(shù)小時(shí)，在綜合前對源代碼仿真，就可大大減少設(shè)計(jì)重復(fù)的次數(shù)和時(shí)間，一般情況下，可略去這一仿真步驟。（4）利用仿真器對VHDL源代碼進(jìn)行綜合優(yōu)化處理，生成門級描述的網(wǎng)表文件，這是將高層次描述轉(zhuǎn)化為硬件電路的關(guān)鍵步驟。綜合優(yōu)化是針對ASIC芯片供應(yīng)商的某一產(chǎn)品進(jìn)行的，所以綜合的過程要在相應(yīng)的廠家綜合庫支持下才能完成。綜合后，可利用生產(chǎn)的網(wǎng)表文件進(jìn)行適配前的時(shí)序仿真，仿真過程不涉及具體器件的特性，是較為粗略的，一般設(shè)計(jì)這一仿真步驟可略去。（5）利用適配器件將綜合后的網(wǎng)表文件針對某一具體的目標(biāo)器件進(jìn)行邏輯映射操作，包括底層器件配置、邏輯分割、邏輯優(yōu)化、布局布線。適配完成后，產(chǎn)生多項(xiàng)設(shè)計(jì)結(jié)果：適配報(bào)告，包括芯片內(nèi)部資源利用情況、設(shè)計(jì)的布爾方程描述情況等；適配后的仿真模型；器件編程文件。根據(jù)適配后的仿真模型，可以進(jìn)行適配后的時(shí)序仿真，因?yàn)橐呀?jīng)得到器件的實(shí)際硬件特性(如延時(shí)特性)，所以仿真結(jié)果能比較精確地預(yù)期未來芯片的實(shí)際性能。如果仿真結(jié)果達(dá)不到設(shè)計(jì)要求，就需要修改VHDL源代碼或選擇不同速度品質(zhì)的器件，直至滿足設(shè)計(jì)要求。（6）將適配器件生產(chǎn)的器件編程文件通過編程器或下載電纜載入到目標(biāo)芯片CPLD/FPGA中。如果是大批量產(chǎn)品開發(fā)，通過更換相應(yīng)的廠家綜合庫，可以很容易轉(zhuǎn)由ASIC形式實(shí)現(xiàn)。EDA在教學(xué)、科研、產(chǎn)品設(shè)計(jì)與制造等方面都發(fā)揮著巨大的作用。主要是讓學(xué)生了解EDA的基本概念和基本原理、學(xué)習(xí)MAX+plus2軟件、掌握VHDL語言的編寫規(guī)范、掌握邏輯理論和算法、使用EDA工具進(jìn)行電子電路課程的實(shí)驗(yàn)并從事簡單的設(shè)計(jì)。學(xué)習(xí)電路仿真工具和PLD開發(fā)工具的使用，為今后的工作打下基礎(chǔ)?？蒲蟹矫嬷饕秒娐贩抡婀ぞ撸锰摂M儀器進(jìn)行產(chǎn)品測試，將CPLD/FPGA器件實(shí)際應(yīng)用到儀器設(shè)備中，從事PCB設(shè)計(jì)和ASIC設(shè)計(jì)等。在產(chǎn)品設(shè)計(jì)與制造方面，包括前期的計(jì)算機(jī)仿真，產(chǎn)品開發(fā)中的EDA工具應(yīng)用、產(chǎn)品測試等各個(gè)環(huán)節(jié)，如PCB的制作、電子設(shè)備的研制與生產(chǎn)、電路板的焊接、ASIC的流片過程等。另外，EDA軟件的功能日益增大，原來功能比較單一的軟件，現(xiàn)在增加了很多用途。EDA技術(shù)發(fā)展迅猛，完全可以用日新月異來描述。EDA技術(shù)的廣泛應(yīng)用，現(xiàn)在已涉及各行各業(yè)，EDA水平不斷提高，設(shè)計(jì)工具趨于完美的地步，EDA市場日趨成熟。1.2.1EDA仿真技術(shù)的基本功能電工、電子類專業(yè)的教學(xué)目的就是要求學(xué)生掌握各類電工、電子器件的類型、電路圖的讀圖和繪制以及電路的工作原理，并能掌握分析電路的方法。EDA軟件恰到好處的適合電工、電子類專業(yè)的教學(xué)環(huán)節(jié)和目的。其功能如下：(1)EDA軟件建立了各類元件設(shè)計(jì)數(shù)據(jù)庫模塊。它包括：電源庫、基本元器件庫、二極管庫、晶體管庫、模擬集成器件庫、TTL數(shù)字器件庫、CMOS器件庫、其它數(shù)字器件庫，混合器件庫、指示器件庫、混雜器件庫、射頻器件庫、機(jī)電類器件庫等。豐富的元器件庫為學(xué)生了解各類電工、電子元器件鋪墊了堅(jiān)實(shí)的基礎(chǔ)，也可以通過元器件庫了解到各種器件的性能及參數(shù)，并能為創(chuàng)新設(shè)計(jì)提供了用之不盡且無任何經(jīng)濟(jì)負(fù)擔(dān)的試驗(yàn)元件。(2)EDA軟件能夠進(jìn)行元器件創(chuàng)建和編輯。可以對自主研發(fā)的新器件編輯、修改和創(chuàng)建新的元器件。這一功能為學(xué)生的獨(dú)立創(chuàng)新提供了較好的技術(shù)平臺。因此充分利用EDA技術(shù)教學(xué)，是提高學(xué)生創(chuàng)新思維教學(xué)的好手段。(3)EDA軟件具有電路原理圖的設(shè)計(jì)輸入子模塊。通過這一功能可以完成各類元器件構(gòu)成的電路原理圖。通過原理圖的設(shè)計(jì)可以幫助學(xué)生理解原理圖的結(jié)構(gòu)及各級電路之間的關(guān)系，對學(xué)生讀圖和識圖起到事半功倍的作用。(4)EDA軟件的綜合仿真模塊配置了如：萬用表、電流表、電壓表、函數(shù)信號發(fā)生器、示波器、功率表、掃頻儀、字信號發(fā)生器、邏輯分析儀、邏輯轉(zhuǎn)換儀、失真分析儀、頻譜分析儀等儀器儀表。它們?yōu)楦黝惸M電路提供仿真的動態(tài)電壓、電流參數(shù)及波形分析圖。對數(shù)字邏輯電路可以測試門電路的真值表及分析門電路的時(shí)間波形圖。(5)多種類型的仿真分析。MAX+PLUSII是一種與結(jié)構(gòu)無關(guān)的全集成化設(shè)計(jì)環(huán)境,使設(shè)計(jì)者能對Altera的各種CPLD系列方便地進(jìn)行設(shè)計(jì)輸入、快速處理和器件編程。MAX+PLUSII開發(fā)系統(tǒng)具有強(qiáng)大的處理能力和高度的靈活性。其主要優(yōu)點(diǎn):與結(jié)構(gòu)無關(guān)、多平臺、豐富的設(shè)計(jì)庫、開放的界面、全集成化、支持多種硬件描述語言(HDL)等。分析結(jié)果以數(shù)值或波形直觀地顯示出來，為學(xué)生對電路的分析提供了豐富直觀的逼真數(shù)據(jù)，使其得出的結(jié)論更加滿足理論值論證和接近實(shí)踐性[1,2]。1.2.2MAX+PLUSII軟件介紹MAX+PLUSII是MultipleArrayMatrixandProgrammableLogicUserSystem的縮寫，是Altera公司推出的第三代PLD開發(fā)系統(tǒng)(Altera第四代PLD開發(fā)系統(tǒng)被稱為：QuartusII，主要用于設(shè)計(jì)新器件和大規(guī)模CPLD/FPGA)。MAX+PLUSII具有以下幾個(gè)特點(diǎn)：(1)MAX+PLUSII系統(tǒng)提供了一種與結(jié)構(gòu)無關(guān)的設(shè)計(jì)環(huán)境，使用MAX+PLUSII的設(shè)計(jì)者無需精通器件內(nèi)部的復(fù)雜結(jié)構(gòu)，就能方便地進(jìn)行設(shè)計(jì)輸入、快速處理和器件編程。(2)MAX+PLUSII具有開放式的界面，可以方便地與其他標(biāo)準(zhǔn)的EDA設(shè)計(jì)輸入、綜合及校驗(yàn)工具連接，設(shè)計(jì)者可用自己熟悉的標(biāo)準(zhǔn)的設(shè)計(jì)描述方式(如原理圖輸入或硬件描述語言)進(jìn)行設(shè)計(jì)，MAX+PLUSII把這些設(shè)計(jì)轉(zhuǎn)換成最終結(jié)構(gòu)所需的格式。(3)特別是在原理圖輸入等方面，MAX+PLUSII被公認(rèn)為是最易使用，人機(jī)界面最友善的PLD開發(fā)軟件，特別適合初學(xué)者使用。（4）MAX+PLUSII提供了豐富的邏輯功能庫供設(shè)計(jì)人員調(diào)用，其中包括74系列全部器件的等效宏功能和多種特殊的宏功能模塊以及參數(shù)化的宏功能(Magefunction)模塊。1.2.3MAX+PLUSII結(jié)構(gòu)MAX+PLUSII10.2由設(shè)計(jì)輸入、項(xiàng)目處理、設(shè)計(jì)校驗(yàn)和器件編程四大部分組成：（1）設(shè)計(jì)輸入部分由文本編輯模塊、圖形編輯模塊、符號圖元編輯模塊、平面布置模塊和波形編輯模塊組成?？梢詥为?dú)使用，也可以組合起來使用。（2）項(xiàng)目處理部分由編譯器構(gòu)成。（3）設(shè)計(jì)校驗(yàn)部分由仿真模塊、時(shí)間分析模塊和波形編輯模塊組成。（4）器件編程部分由編程器構(gòu)成。編程器使用各類編程電纜，通過JTAG接口將設(shè)計(jì)文件下載到芯片內(nèi)部。1.2.4MAX+PLUSII設(shè)計(jì)步棸介紹設(shè)計(jì)的前五個(gè)步驟不需要硬件支持，在一臺計(jì)算機(jī)即可完成。設(shè)計(jì)描述完成設(shè)計(jì)的準(zhǔn)備工作，如根據(jù)任務(wù)要求確定系統(tǒng)所需完成的功能、復(fù)雜程度、器件選擇、器件利用率、系統(tǒng)設(shè)計(jì)等等；設(shè)計(jì)輸入由MAX+PLUSII設(shè)計(jì)輸入部分完成，可采用：原理圖文件(*.gdf)方式；時(shí)序波形文件(*.wdf)方式；硬件描述語言文件(*.vhd)方式；第三方EDA工具生成的設(shè)計(jì)網(wǎng)表文件(*.sch,*.edf,*.xnf)方式。原理圖文件或時(shí)序波形文件具有直觀方便的優(yōu)點(diǎn)，常用來對簡單的邏輯結(jié)構(gòu)進(jìn)行描述；對于復(fù)雜的系統(tǒng)設(shè)計(jì)，通常采用AHDL、VHDL或VerilogHDL等硬件描述語言文件進(jìn)行輸入。設(shè)計(jì)編譯主要由MAX+PLUSII系統(tǒng)中的設(shè)計(jì)編譯模塊完成，用戶需要設(shè)定目標(biāo)器件型號，為設(shè)計(jì)引腳定義器件的實(shí)際物理引腳。系統(tǒng)編譯器模塊自動對設(shè)計(jì)實(shí)體進(jìn)行網(wǎng)表提取、數(shù)據(jù)庫建立、邏輯綜合、模塊劃分、器件適配、時(shí)間SNF提取和裝配操作。并生成相應(yīng)的報(bào)告文件(*.rpt)、時(shí)序信息文件(*.snf)和器件編程文件(*.pof,*.sol,*.jed)，供分析、仿真和器件編程使用。圖1設(shè)計(jì)流程圖設(shè)計(jì)校驗(yàn)過程包括功能校驗(yàn)和時(shí)序校驗(yàn)，由MAX+PLUSII系統(tǒng)中的設(shè)計(jì)校驗(yàn)部分的波形編輯器、仿真模塊和時(shí)間分析模塊完成；仿真模塊提供功能仿真和時(shí)序仿真兩種仿真模式：功能仿真是在不考慮器件延時(shí)的情況下對設(shè)計(jì)項(xiàng)目功能的一種模擬驗(yàn)證方法，又稱前仿真，通過功能仿真能驗(yàn)證設(shè)計(jì)邏輯的正確性；時(shí)序仿真是在考慮設(shè)計(jì)項(xiàng)目的具體適配器件的各種延時(shí)的情況下，對設(shè)計(jì)項(xiàng)目進(jìn)行模擬項(xiàng)目驗(yàn)證方法，又稱后仿真。時(shí)序仿真真正模擬實(shí)際器件工作的時(shí)序波形，在對器件編程前進(jìn)行全面檢測，分析在最壞條件下器件的運(yùn)行情況，確保器件穩(wěn)定工作。時(shí)間分析模塊對器件內(nèi)部各節(jié)點(diǎn)間的傳輸路徑延時(shí)、時(shí)序邏輯參數(shù)和器件內(nèi)部各寄存器的建立保持時(shí)間進(jìn)行分析，提供設(shè)計(jì)芯片的性能參數(shù)，比如最高工作頻率等[3,6]。以由雙D觸發(fā)器7474組成的4進(jìn)制加法計(jì)數(shù)器為例，來介紹仿真軟件MAX+PLUSII在電子技術(shù)實(shí)驗(yàn)中的應(yīng)用。24進(jìn)制加法計(jì)數(shù)器的設(shè)計(jì)與仿真2.1觸發(fā)器的組成框圖及工作機(jī)理觸發(fā)器的狀態(tài)方程為:。其狀態(tài)的更新發(fā)生在脈沖的邊沿，74LS74（CC4013），74LS175（CC4042）等均為上升沿觸發(fā)，故又稱之為上升沿觸發(fā)器的邊沿觸發(fā)器，觸發(fā)器的狀態(tài)只取決于時(shí)針到來前端的狀態(tài)。觸發(fā)器應(yīng)用很廣，可用做數(shù)字信號的寄存、移位寄存、分頻和波形發(fā)生器等。圖2邊沿D觸發(fā)器邏輯圖圖3邊沿D觸發(fā)器的邏輯符號工作過程：（1）時(shí)，與非門和封鎖，其輸出，觸發(fā)器的狀態(tài)不變。同時(shí)，因此可接收輸入信號。（2）當(dāng)由0變1時(shí)觸發(fā)器翻轉(zhuǎn)。這時(shí)和打開，它們的輸入和的狀態(tài)由和的輸出狀態(tài)決定。由基本觸發(fā)器的邏輯功能可知，。（3）觸發(fā)器翻轉(zhuǎn)后，在時(shí)輸入信號被封鎖。這是因?yàn)楹痛蜷_后，它們的輸出和和的狀態(tài)是互補(bǔ)的,即必定有一個(gè)是0，若為0，則經(jīng)輸出至輸入的反饋線將封鎖，即封鎖了通往基本觸發(fā)器的路徑；該反饋線起到了使觸發(fā)器維持在0狀態(tài)和阻止觸發(fā)器變?yōu)?狀態(tài)的作用,故該反饋線稱為置0維持線,置1阻塞線。為0時(shí)，將和封鎖，端通往基本觸發(fā)器的路徑也被封鎖。輸出端至反饋線起到使觸發(fā)器維持在1狀態(tài)的作用，稱作置1維持線；輸出至輸入的反饋線起到阻止觸發(fā)器置0的作用,稱為置0阻塞線。因此，該觸發(fā)器常稱為維持-阻塞觸發(fā)器?？傊撚|發(fā)器是在正跳沿前接受輸入信號，正跳沿時(shí)觸發(fā)翻轉(zhuǎn)，正跳沿后輸入即被封鎖,三步都是在正跳沿后完成，所以有邊沿觸發(fā)器之稱。2.2雙觸發(fā)器7474的介紹本設(shè)計(jì)是應(yīng)用雙觸發(fā)器7474，7474的引出端功能圖和邏輯符號如下：圖47474的引出端功能圖圖57474的邏輯符號表1：7474的特性表7474中集成了兩個(gè)觸發(fā)器單元，它們都是上升沿出發(fā)的邊沿觸發(fā)器，異步輸入端和，它們分別是預(yù)置和清零端，低電平有效。當(dāng)且時(shí),不論輸入端為何種狀態(tài)，都會使，，即觸發(fā)器置1；當(dāng)且時(shí)，觸發(fā)器的狀態(tài)為0,和通常又稱為直接置1和置0端。7474的主要特點(diǎn)：（1）邊沿（上升沿或下降沿）觸發(fā)。在脈沖上升沿（或下降沿）時(shí)刻，觸發(fā)器按照特征方程的規(guī)定轉(zhuǎn)換狀態(tài)，實(shí)際上是加在端的信號被鎖存起來，并送到輸出端。（2）抗干擾能力強(qiáng)。因?yàn)槭沁呇赜|發(fā)，只要在觸發(fā)沿附近一個(gè)極短暫的時(shí)間內(nèi)，加在端的輸入信號保持穩(wěn)定，觸發(fā)器就能夠可靠地接近，在其他時(shí)間里輸入信號對觸發(fā)器不會起作用。（3）只有置1、置0功能，在某些情況下，使用起來不夠方便[7,9]。2.3由雙D觸發(fā)器7474設(shè)計(jì)一個(gè)4進(jìn)制加法計(jì)數(shù)器的仿真電路圖64進(jìn)制加法計(jì)數(shù)器仿真電路2.4采用MAX+PLUSII對一個(gè)4進(jìn)制加法計(jì)數(shù)器設(shè)計(jì)仿真2.4.1MAX+PLUSII設(shè)計(jì)步驟在進(jìn)行一個(gè)4進(jìn)制加法計(jì)數(shù)器進(jìn)行邏輯設(shè)計(jì)時(shí)，采用由頂向下的設(shè)計(jì)方法，在進(jìn)行設(shè)計(jì)輸入時(shí)，需要由下至上分級入，步棸如下：（1）雙擊MAX+PLUSII10.2快捷圖標(biāo)，打開“MAX+plusIIManager”窗口，選擇“File”→“Project”→“Name”，打開“ProjectName”窗口，新建一工程，在“Directories”區(qū)選中剛才為項(xiàng)目所建的目錄；在“ProjectName”區(qū)鍵入項(xiàng)目名，點(diǎn)擊“OK”按鈕即項(xiàng)目建立完成。（2）選擇“File”?“New”命令，打開“New”對話框，在FileType選擇GraphicEditorfile，即選擇圖形輸入文件格式。(3)在“New”對話框的“FileType”區(qū)域內(nèi)，選擇“GraphicEditorfile”，單擊“OK”，打開“GraphicEditor”窗口。在“GraphicEditor”窗口空白處可以進(jìn)行圖形的輸入編輯。圖7輸入后的仿真電路（4）在“GraphicEditor”窗口空白處單擊右鍵，彈出快捷菜單，選擇“EnterSymbol”項(xiàng)，或雙擊“GraphicEditor”窗口中空白部分亦可。（5）“EnterSymbol”對話框的“SymbolLibraries：”列表框中雙擊基本邏輯元件庫prim，“SymbolFiles”列表中將顯示該庫中所有的符號文件。（6）在“SymbolFiles：”中選擇要輸入的元件符號，例如：7474，單擊“OK”按鈕，在“GraphicEditor”窗口中出現(xiàn)相應(yīng)的7474元件符號。（7）按照（4）~（6）的方法，分別在“GraphicEditor”窗口中再添加所需要的其余的元件符號Input、Output、VCC。（8）按照4進(jìn)制加法計(jì)數(shù)器的仿真電路圖，將“GraphicEditor”窗口中的元件連接起來，完成后如圖6所示。（9）自定義管腳名，在引腳PIN-NAME處雙擊使之變黑，鍵入引腳名，其中輸入為CP，輸出分別為out0和out1。（10）保存文件，使用默認(rèn)的文件名（與工程文件同名）。（11）選擇“File”菜單“Project”子菜單的SetProjecttoCurrentFile項(xiàng)，使項(xiàng)目文件與當(dāng)前設(shè)計(jì)文件相同。（12）選擇器件。點(diǎn)擊“Assign”菜單“Device”項(xiàng)，選擇與下載主板芯片型號統(tǒng)一的器件。（13）點(diǎn)擊“File”菜單“Project”子菜單的“Save＆Check”項(xiàng)對文件進(jìn)行存盤并進(jìn)行語法檢查，然后點(diǎn)擊“START”按鈕進(jìn)行編譯。編譯結(jié)果如下圖8所示:圖8編譯結(jié)果（14）點(diǎn)擊MAX+PLUSII菜單“WaveformEditor”子菜單，出現(xiàn)“WaveformEditor”窗口。點(diǎn)擊“Node”菜單“EnterNodeFormSNF”在“EnterNodeFormSNF”對話框中點(diǎn)擊“List”按鈕和“OK”按鈕。保存波形文件，使用默認(rèn)文件名“add.scf”。（15）點(diǎn)擊“Options”菜單“GridSize”打開“GridSize”對話框，設(shè)置好相應(yīng)的值100.0us。（16）在“Name”項(xiàng)下，選擇相應(yīng)的輸入端CP，設(shè)定輸入波形（可以利用工具欄中的有關(guān)按鈕）。如下圖9所示：（17）點(diǎn)擊“File”菜單“Project”子菜單的“Save＆Compile”項(xiàng)對文件進(jìn)行存盤編譯。（18）點(diǎn)擊“Simulator”按鈕，出現(xiàn)仿真界面。Simulator：TimingSimulator對話框的StartTime和EndTime中設(shè)定起始和終止時(shí)間，點(diǎn)擊“Start”開始仿真。（19）點(diǎn)擊“OpenSCF”按鈕，觀察仿真結(jié)果。設(shè)計(jì)過程總結(jié)：a.新建一項(xiàng)目；b.打開圖形編輯窗口，選擇元器件，連線，定義管腳名；c.保存并將文件設(shè)置為當(dāng)前項(xiàng)目；d.選擇器件型號；e.編譯；f.打開波形圖輸入窗口，加載輸入輸出節(jié)點(diǎn)；g.設(shè)置仿真時(shí)間；h.設(shè)置輸入信號波形；i.仿真；j.打包封裝，存入元件庫，以備后用。圖9設(shè)定后的cp波形2.4.2一個(gè)4進(jìn)制加法計(jì)數(shù)器仿真結(jié)果分析打開“OpenSCF”按鈕，可以得到如下圖10所示的仿真圖形：圖10仿真后得到的波形cp