數(shù)電復(fù)習(xí)資料期末測驗(yàn)考試

數(shù)電第章一、選擇題．以下代碼中為無權(quán)碼的為。A.8421BCD碼

B5421BCD碼

C余碼

D.格碼．以下代碼中為恒權(quán)碼的為。A.碼

B5421BCD碼

C余碼

D格碼．一位十六進(jìn)制數(shù)可以用

位二進(jìn)制數(shù)來表示。A１B２

C４

D16．十進(jìn)制數(shù)25用8421BCD碼示為。A10B.0101.D10101．在一個的存儲單元中，能夠存儲的最大無符號整數(shù)是。A.（256

10

B.）

10

C.（）16

D（）10．與十進(jìn)制數(shù)（）等值的數(shù)或代碼為。10A.00110101)8421BCD

B(35.16

C.2

(65.8．矩形脈沖信號的參數(shù)有A.周期B.占空比C.脈寬D.掃描期8．與八進(jìn)制數(shù)(47.3等值的數(shù)為8A.0111.011)2

B.(27.6)16

C.(27.3)D.111.1629.

常用的BC碼有。A.奇偶驗(yàn)B.格碼C.1碼D.余三碼10．與模擬電路相比，數(shù)字路要優(yōu)有。A.容易設(shè)計(jì)B.通用性強(qiáng)C.保密D.抗干擾能力強(qiáng)二、判斷題（正確打√，錯誤的打×）方的占空比為.5）8421碼比大）數(shù)電路中用1”和“0”分別表示兩種狀二者無大小之分）11

．格雷碼具有任何相鄰碼只有一位碼元不同的特性）．八進(jìn)制數(shù)18比十制數(shù)（）?。?．當(dāng)傳送十進(jìn)制數(shù)5時，在8421校碼的校驗(yàn)位上值應(yīng)為1）．在時間和幅度上都斷續(xù)變化的信號是數(shù)字信號，語音信號不是數(shù)字信號）．占空比的公式為q=t/，則周期T越大占空比q越）w．十進(jìn)制數(shù)9）比六進(jìn)制數(shù)（）?。?010當(dāng)8421奇驗(yàn)在送十進(jìn)制數(shù)8）時在校驗(yàn)位上出現(xiàn)了時表明在傳送過程中出現(xiàn)了錯誤）三、填空題

描述脈沖波形的主要參數(shù)有、、、、、、。

數(shù)字信號的特點(diǎn)是在

上和

上都是斷續(xù)變化的，其高電平和低電平常用和

來表示。

分析數(shù)字電路的主要工具是，字電路又稱作。在數(shù)字電路中常的計(jì)數(shù)制除進(jìn)制外有、、。

常用的BCD碼、、、有、等。（.1011）=()=()2816

等。常用的可靠性代碼

(.4)8

=

（

）

2

=()=())10168421BCD(39)=）=())1028(5EC)=（）=()=()=16210()8421BCD10.(

1000)

8421BCD

=（

）2

=(

)=()=()816四、思考題12

在字系統(tǒng)中為什么要采用二進(jìn)制？2格碼的特點(diǎn)是什么？為么說它是可靠性代碼？3奇校驗(yàn)碼的特點(diǎn)是什么？為什么說它是可靠性代碼？第章案一、選擇題．2．AB3C．．．ABCD．ABC8．AB9CD．BCD二、判斷題.√2.×3.√4.√5.×6.√7.√8.×.×10.√三、填空題．幅、周期、頻、脈寬、上升時間、下降時間、占空比．時、幅值1．邏代數(shù)、邏輯路．二制、八進(jìn)制十六進(jìn)制．8421BCD碼2421BCD碼、5421BCD碼余碼、格雷碼、奇偶校驗(yàn)碼．B2.B．11101.129.5(0010．47.6．94.750100.01110101)10100111011678四、思考題．因?yàn)閿?shù)字信號有在時間和幅值上離散的特點(diǎn)，它正好可以用二進(jìn)制的1和0來示兩種不同的狀態(tài)。．格雷碼的任意兩組相鄰代碼之間只有一位不同，其余各位都相同，它是一種循環(huán)。這個特性使它在形成和傳輸過程中可能引起的錯誤較少，因此稱之為可靠性代碼。．奇偶校驗(yàn)碼可校驗(yàn)二進(jìn)制信息在傳送過程中1的數(shù)為奇數(shù)還是偶數(shù)，從而發(fā)現(xiàn)可能出現(xiàn)的錯誤。13

第章選擇、判斷共題一、選擇題1.

以下表達(dá)式中符合邏輯運(yùn)算法則的是。A.C·C=

2

B.1+1=10C.0<D.A+112.邏變量的取值１和０可以表示：。A.開關(guān)閉合、斷開B.電的高、低C.真與假D.電的、無3.當(dāng)輯函數(shù)有n個量時，有

個變量取值組合？A.nB.C.

2

D.2

n4.邏函數(shù)的表示方法中具有唯一性的是。A.真值B.表達(dá)式C.輯圖D.卡諾圖5.

+BD+CDE+

D=

。A.

D

B.

)D

C.

D)(B

D.

DD)6.邏函數(shù)F=

AB=。A.BB.AC.

D.

．求一個邏輯函數(shù)F的偶式，可將中。A.換“+成B.原變量成反變量，反變量換成原變量C.變量不變D.常數(shù)中“0”換成“”成“0”E.常數(shù)不變8．A+BC=。.ABB.CC.（A+）D.+C9．在何種輸入情況下與”算果是輯0。A．全部輸入是0B.任一輸入0C.一輸入是0全部輸入是110．在何種輸入情況下或”運(yùn)算果是邏輯0。A全部輸入是0B.全部輸是1任一輸入為其輸入為1D.任一輸入為二、判斷題（正確打√，錯誤的打×）．邏變量的取值０或數(shù)與同或函數(shù)在邏輯上互為反函數(shù)14

．若兩個函數(shù)具有相同的真值表，則兩個邏輯函數(shù)必然相等．因?yàn)檫壿嫳磉_(dá)式A+B+AB=A+B成，所以AB=0成）．若兩個函數(shù)具有不同的真值表，則兩個邏輯函數(shù)必然不相等）．若兩個函數(shù)具有不同的邏輯函數(shù)式，則兩個邏輯函數(shù)必然不相等）．邏輯函數(shù)兩次求反則還原，邏輯函數(shù)的對偶式再作對偶變換也還原為它本身）．邏輯函數(shù)

+

B+

已是最簡與或表達(dá)式）．因?yàn)檫壿嫳磉_(dá)式A

+

B+AB=A+B+AB成，所以A

+

B=成）．對邏輯

+

B+

利用代入規(guī)則，令A(yù)=BC代入，得Y=BC

+

BC

B+

=

成立）三、填空題邏代數(shù)又稱為

代數(shù)。最基本的邏輯關(guān)系有、、

三種。常用的幾種導(dǎo)出的邏輯運(yùn)算為、、、、。邏函數(shù)的常用表示方法有、、。邏代數(shù)中與普通代數(shù)相似的定律有、、。根定律又稱為。邏代數(shù)的三個重要規(guī)則是、、。．邏輯函數(shù)F=

D的函數(shù)F

=

。．邏輯函數(shù)F=AB+C的偶函數(shù)是。．添加項(xiàng)公式

C+BC=AB+

C對偶式為。．邏輯函數(shù)F=

ABCD

+A+B+C+D=

。．邏輯函數(shù)F=

AB

=

。10已知函數(shù)的對偶式為ABCDBC，則它的原函數(shù)為。四、思考題邏代數(shù)與普通代數(shù)有何異同邏輯函數(shù)的三種表示方法如何相互轉(zhuǎn)換？15

為么說邏輯等式都可以用真值表證明4.對規(guī)則有什么用處？第章案一、選擇題1.D2.ABCD3.D4.AD5.AC6.A7.ACD8.C9.D10.BCD二、判斷題1.×

2√√4.×

.√6.×7.√×9．×三、填空題

．×．布爾

與或非與或與非同或異或2邏輯表達(dá)式真表邏圖．交換律分律結(jié)律反定律4．代入規(guī)則對規(guī)則反規(guī)則．A

（C+

D

）6．A+B

+CB+C）（A+B

+C）．910A)B四、思考題．都有輸入、輸出變量，都有運(yùn)算符號，且有形式上相似的某些定理，但邏輯代數(shù)取值只能有和種，而普通代數(shù)不限，且運(yùn)算符號所代表的意義不同。．通常從真值表容易寫出標(biāo)準(zhǔn)最小項(xiàng)表達(dá)式，從邏輯圖易于逐級推導(dǎo)得邏輯表達(dá)式從與或表達(dá)式或最小項(xiàng)表達(dá)式易于列出真值表。．因?yàn)檎嬷当砭哂形ㄒ恍?。．可使公式的推?dǎo)和記憶減少一半，有時可利于將或與表達(dá)式化簡。第章選擇、判斷共題一、選擇題三門輸出高阻狀態(tài)時，

是正確的說法。A.用壓表測量指針不動B.相于懸空C.電壓不高不低D.測電阻指針不動以電路中可以實(shí)現(xiàn)“線與”功能的有。A.與非門B.三態(tài)輸出門C.集電路門D.漏極開路門3．以電路中常用于總線應(yīng)用的有。16

A.TL門B.O門C.4．邏輯表達(dá)式Y(jié)=AB可以

漏極開路門D.CMOS與非實(shí)現(xiàn)。A.正或門B.正非門C.正與D.負(fù)或門5L電路在正邏輯系統(tǒng)中下種輸中

相當(dāng)于輸入邏1A.懸空B.通過電2.7k接電源C.通過電阻2.7kΩ接地D.通過電阻510Ω接地6．對于TTL與非門閑置端的處，以。A.接電源B.通過電阻3Ω接電源C.接地D.與有入端并聯(lián)7．要使TTL與非門工作在轉(zhuǎn)折區(qū)，可使入端地外接電阻R

I

。A.＞R

N

B.＜

F

C.R＜R＜RFI

N

D.＞R

8．三極管作為開關(guān)使用時要高關(guān)度，。A.降低飽和深度B.增加和度C.采用有源泄放回路D.采用飽三管9．COS數(shù)字集成電路與T數(shù)字集電相比出的優(yōu)點(diǎn)是。A.微功耗B.高速度C.抗擾D.電源范圍寬10．與CT4000系列相對應(yīng)國通標(biāo)型號。A.C4S肖特基系列B.CT低功耗肖基系列C.C4L低功耗系列D.CT高速列二、判斷題（正確打√，錯誤的打×）．TTL與門的多余輸入端可以接固定高電平）．當(dāng)與非門的輸入端懸空時相當(dāng)于輸入為邏輯）．普通的邏輯門電路的輸出端不可以并聯(lián)在一起，否則可能會損壞器件）．兩輸入端四與非門器件與7400邏輯功能完全相同）17

．或門與TTL或門的邏輯功能完全相同）．三態(tài)門的三種狀態(tài)分別為：高電平、低電平、不高不低的電壓）．TTL集極開路門輸出為１時由外接電源和電阻提供輸出電流）．一般TTL門路的輸出端可以直接相連，實(shí)現(xiàn)線與）．門（漏極開路）的輸出端可以直接相連，實(shí)現(xiàn)線與）10TTLOC門集電極開路門）的輸出端可以直接相連，實(shí)現(xiàn)線與）三、填空題1.

集電極開路門的英文縮寫為

門，工作時必須外加和。2門稱為能。

門個O門輸出端并聯(lián)到起實(shí)現(xiàn)

功3．TTL與非門電壓傳輸性曲分為

區(qū)、

區(qū)、

區(qū)、區(qū)。4．國產(chǎn)TTL電路

相當(dāng)于國際SN54第章案一、選擇題1ABD2CD3A4CD5ABC6ABD7C8ACD9ACD10B二、判斷題.√２√３√４√５√６×7.√8.×

.√10.√三、填空題１．

電源負(fù)２．集電極開路門線３．飽和區(qū)轉(zhuǎn)折區(qū)線區(qū)截止４CT4000低功耗肖特基第章選擇、判斷共25）一、選擇題1.N個觸發(fā)器可以構(gòu)成能寄

位二進(jìn)制數(shù)碼的寄存器。A.N-1B.NC.N+D.22．在下列觸發(fā)器中，有約束條的。

NA.主從JKFB.主從DF/FC.同步RFD.邊沿DF/F18

3．一個觸發(fā)器可記錄一位進(jìn)代，有

個穩(wěn)態(tài)。A.0B.1C.2D.3E.44．存儲8位二進(jìn)制信息要

個觸發(fā)器。A.2B.3C.4D.85．對于T觸發(fā)器，若原態(tài)Q

n

=，欲使新態(tài)Q

n+

=1，應(yīng)使輸入T=。A.0B.1C.QD.

Q6．對于T觸發(fā)器，若原態(tài)Q=1，欲使新態(tài)Q+1=1，應(yīng)使輸入T=。A.0B.1C.QD.

Q7．對于D觸發(fā)器，欲使Q

n+1

=Q

n

，應(yīng)使輸入D=。A.0B.1C.QD.

Q8．對于JK觸發(fā)器，若J，則可完成

觸發(fā)器的邏輯功能。A.RB.C.TD.Tˊ9．欲使JK觸發(fā)器按Q

n+

=

n

工作，可使JK觸發(fā)器的輸。A.J=K=0B.J=,K=

Q

C.J=

Q

,QD.J,K=0E.J=0K

Q10．欲使JK觸發(fā)器按Q+1=Qn

工作，可使JK觸發(fā)器的輸入。A.J=K=1B.J=,K=

Q

C.J=Q,KQD.J,K=1E.J=1K11．欲使JK觸發(fā)器按Q

n+

=0工作，可使JK觸發(fā)器的輸。A.J=K=1B.J=,K=QC.=D.J=K=1E.J==112．欲使JK觸發(fā)器按Q+1=1工作，可使JK發(fā)器輸。A.J=K=1B.J=,K=0C.

Q

D.J=K=0E.JQ,013．欲使D觸發(fā)器按Q

n+

=

Q

n

工作，應(yīng)使輸入D=。A.0B.1C.D.

Q14．下列觸發(fā)器中，克服了翻象有。19

A.邊沿D觸發(fā)器B.主從R觸發(fā)C.同步RS觸發(fā)器D.主從JK觸發(fā)器15．下列觸發(fā)器中，沒有約條的。A.基本RS觸發(fā)器B.主從RS器C.步RS觸發(fā)器D.邊沿D觸發(fā)器16．描述觸發(fā)器的邏輯功能方有。A.狀態(tài)轉(zhuǎn)換真值表B.特性程C.狀轉(zhuǎn)換圖D.狀態(tài)轉(zhuǎn)換卡諾圖17．為實(shí)現(xiàn)將JK觸發(fā)器轉(zhuǎn)為D觸器，應(yīng)使。A.J=D,K=

D

B.K=D,=

D

C.J=K=DD.J=K=

D18.邊沿式D觸發(fā)器是一

穩(wěn)態(tài)電路。A.無B.單C.雙D.多二、判斷題（正確打√，錯誤的打×）1.D觸發(fā)器的特性方程為Q

n+

=，與Q

n

無關(guān)，所以它沒有記憶功能）2.RS觸發(fā)器的約束條件R表示不出現(xiàn)R=S=1的輸入）3.同步觸發(fā)器存在空翻現(xiàn)象而邊沿觸發(fā)器和主觸發(fā)器克服了空翻。（）4主從JK觸發(fā)器、邊沿J觸器和同步JK觸發(fā)器的邏輯功能完全相同）5若要實(shí)現(xiàn)一個可暫停的一二制數(shù)，控制信號A=0計(jì)數(shù)，A=1保持，可選用T觸發(fā)器，且T）6由兩個TTL或非門構(gòu)成RS觸發(fā)器，S時，觸發(fā)器的狀態(tài)為不定。7對邊沿JK觸發(fā)器，在C為高平，當(dāng)J=1時，狀態(tài)會翻轉(zhuǎn)一次）三、填空題1．觸發(fā)器有

個穩(wěn)態(tài)，存儲8位二進(jìn)制信息要

個觸發(fā)器。110

2．一個基本RS觸發(fā)器在正工時它約束件是

R

+

=1，則它不允許輸入

=

且R=

的信號。3．觸發(fā)器有兩個互補(bǔ)的輸端Q、Q，定義觸發(fā)器的1狀態(tài)為，0狀態(tài)為，可見觸發(fā)器的狀態(tài)指的是端的狀態(tài)。4．一個基本RS觸發(fā)器在正工時不允許輸入R=S=1的信號，因此它的約束條件是。5．在一個CP脈沖作用下引發(fā)兩次或多翻轉(zhuǎn)的現(xiàn)象稱為觸發(fā)器的，發(fā)方式為

式或

式的觸發(fā)器不會出現(xiàn)這種現(xiàn)象。第章案一、選擇題1B2C3C4D5BD6AD7C8C9ABDE10ACDE11BCD12BCE13D14ABD15D16ABCD17A18C二、判斷題1.×2.√√4.√5.×6.7.三、

填空題．2．0．=1、QQ=0、Q=Q4．R=05．空主式邊沿式第章選擇、判斷共15）一、選擇題1．脈沖整形電路有。A.多諧振蕩器B.單穩(wěn)態(tài)觸器C.施密觸發(fā)D.55定時器2．多諧振蕩器可產(chǎn)生。A.正弦波B.矩形脈沖C.三角D.鋸齒波3．

石英晶體多諧振蕩器的突出優(yōu)是。A.速度高B.電路簡單C.振蕩率定D.輸出波形邊沿陡峭4．TL單定時器型號的最后幾數(shù)為。111

A.5B.556C.75D.765．55定時器可以組成。A.多諧振蕩器B.單穩(wěn)態(tài)觸器C.施密觸發(fā)D.J觸發(fā)器6555定時器組成施密特觸發(fā)器輸控制O外接10V電壓時，回差電壓為。A.3.B.5C.6.66D.10V7．以下各電路中，

可以產(chǎn)生脈沖定時。A.多諧振蕩器B.單穩(wěn)態(tài)觸器C.施觸發(fā)D.石英晶體多諧振蕩器二、判斷題（正確打√，錯誤的打×）1.施密特觸發(fā)器可用于將三波換正波）2.施密特觸發(fā)器有兩個穩(wěn)態(tài)）3.多諧振蕩器的輸出信號的期阻元的參成正比）4.石英晶體多諧振蕩器的振頻與路的R、C成正比）5.單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)時與入發(fā)沖寬成正比）6.單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)維時t表示電中RC成正比）7.采用不可重觸發(fā)單穩(wěn)態(tài)觸器若在發(fā)器入暫穩(wěn)態(tài)期間再次受到觸發(fā)，輸出脈寬可在此前暫穩(wěn)態(tài)時的礎(chǔ)上再展寬t）8.施密特觸發(fā)器的正向閾值壓定于向閾電壓）三、填空題1定時器的最后數(shù)碼為555的是

產(chǎn)品7555的是

產(chǎn)品。2．施密特觸發(fā)器具有

現(xiàn)象，又稱

特性；單穩(wěn)觸發(fā)器最重要的參數(shù)為。3．常見的脈沖產(chǎn)生電路有，見的脈沖整形電路有、。4．為了實(shí)現(xiàn)高的頻率穩(wěn)定常用112

振蕩器；單穩(wěn)態(tài)觸發(fā)器

受到外觸發(fā)時進(jìn)入

態(tài)。第章案一、選擇題．．B3C4．ABC6．二、判斷題．×三、填空題．TTL

2√√4.×

.×6.√7.×√．回

電壓滯后脈．多振蕩器單穩(wěn)態(tài)觸發(fā)器．石晶體暫態(tài)

施密特觸發(fā)器第章選擇、判斷共25題）一、選擇題1．下列表達(dá)式中不存在競冒的。A.Y=+BB.Y=AB+BC.=C+ABD.Y=+B2在編碼器中有50個碼象輸出進(jìn)制代碼位數(shù)為A.5B.C.10D.53.一個6選一的數(shù)據(jù)選擇地址選擇制輸入有A.1B.2C.D.4.下列各函數(shù)等式中無冒險(xiǎn)象函式。

位。個。A.

FBCAC

B.

FBCAB

C.

FABABD.

FACAC

E.

FACAB5．函數(shù)FAB

，當(dāng)變量的取值為

時，將出現(xiàn)冒險(xiǎn)現(xiàn)象。A.B=C=B.BC=0C.，CD.，B=06．四選一數(shù)據(jù)選擇器的數(shù)輸Y與數(shù)輸入Xi和地址碼Ai之間的邏輯表達(dá)式為Y=。113

101ABABBAAB1010221045673567101ABABBAAB1010221045673567A.

1A0X0AX10X20X

B.

AX

0

C.

AAX01

D.

AAX1037.一個8選一數(shù)據(jù)選擇器的數(shù)據(jù)輸入有

個。A.1B.2C.D.4E.88．在下列邏輯電路中，不組邏電的有。A.譯碼器B.編碼C.全加器D.寄存器9．八路數(shù)據(jù)分配器，其地輸端

個。A.1B.2C.D.4E.810．組合邏輯電路消除競爭險(xiǎn)方有。A.修改邏輯設(shè)計(jì)B.在輸出端接波電容C.后級加緩沖電路D.屏蔽輸入信的尖干擾11．101鍵盤的編碼器輸出

位二進(jìn)制代碼。A.2B.6C.D.812．用三線-八線譯碼器74LS1現(xiàn)原碼輸出8路數(shù)據(jù)分配器，應(yīng)。

ST

=1，ST

=，

=B.

ST

=1，

=，

=DC.=1，

=0，

=D.

ST

=，

=，

=013以下電路加適當(dāng)輔助門電路，

適于實(shí)現(xiàn)單輸出組合邏輯電。A.二進(jìn)制譯碼器B.數(shù)據(jù)選擇器C.數(shù)比較器D.七段顯示譯碼器14．用四選一數(shù)據(jù)選擇器實(shí)函

AAA

，應(yīng)使。A.D=D=0，D=D=1B.DD=1，D=D=00C.D=D=0，D=D=1D.DD=1，D=D=0015三線-八線譯碼器74L和輔助路實(shí)邏輯函數(shù)Y=應(yīng)。

AA

，A.用與非門，Y=

Y

B.用與門，=

YYC.用或門，=

Y

D.用或門，

Y114

二、判斷題（正確打√，錯誤的打×）1.優(yōu)編碼器的編碼信號是相互斥的，不允許多個編碼信號同時有效）2.編與譯碼是互逆的過程）3.二制譯碼器相當(dāng)于是一個最項(xiàng)發(fā)生器，便于實(shí)現(xiàn)組合邏輯電路）4.液顯示器的優(yōu)點(diǎn)是功耗極小工作電壓低）5.液顯示器可以在完全黑暗的作環(huán)境中使用）6.半體數(shù)碼顯示器的工作電流10mA右此要考慮電流驅(qū)動能力問題）7.共接法發(fā)光二極管數(shù)碼顯示需選用有效輸出為高電平的七段顯示譯碼器來驅(qū)動）8.數(shù)選擇器和數(shù)據(jù)分配器的功正好相反，互為逆過程）9.用據(jù)選擇器可實(shí)現(xiàn)時序邏輯路）10.組合邏輯電路中產(chǎn)生競爭冒險(xiǎn)的主要原因是輸入信號受到尖峰干擾）三、填空題1．半導(dǎo)體數(shù)碼顯示器的內(nèi)部兩形式共接法。2．對于共陽接法的發(fā)光二極管數(shù)碼示，應(yīng)采用七段顯示譯碼器。3．消除竟?fàn)幟半U(xiǎn)的方法有、、第章案

接法和共電平驅(qū)動的一、選擇題CD2C4C10AB11AB14二、判斷題．×

2√√4.√

.×6.√7.√√9．×

．×三、填空題115

陽電平修改邏輯設(shè)計(jì)接濾第七章選擇、判斷共題一、選擇題1．同步計(jì)數(shù)器和異步計(jì)數(shù)器比，步數(shù)器的顯著優(yōu)點(diǎn)是。A.工作速度高B.觸發(fā)器利率C.電路簡單D.不受時鐘CP控制。2．把一個五進(jìn)制計(jì)數(shù)器個進(jìn)制計(jì)器串可得

進(jìn)制計(jì)數(shù)器。A.4B.5C.9D.203．下列邏輯電路中為時序輯路是。A.變量譯碼器B.加法器C.數(shù)碼存器D.數(shù)據(jù)選擇器4.N個觸發(fā)器可以構(gòu)成最數(shù)度（進(jìn)制數(shù)為

的計(jì)數(shù)器。A.NB.2C.

2

D.2

N5.N個觸發(fā)器可以構(gòu)成能存

位二進(jìn)制數(shù)碼的寄存器。A.N-1B.NC.D.N6．五個D觸發(fā)器構(gòu)成環(huán)形計(jì)數(shù)，其計(jì)長度。A.5B.10C.D.27．同步時序電路和異步時電比，差異于后者。A.沒有觸發(fā)器B.沒有一鐘脈沖控制C.沒有穩(wěn)定狀態(tài)D.輸出與狀態(tài)有關(guān)8．一位84BCD碼計(jì)數(shù)器少要

個觸發(fā)器。A.3B.C.D.9.欲設(shè)計(jì)0，1，2，3，45，，7這個數(shù)的計(jì)器，如果設(shè)計(jì)合理，采用同步二進(jìn)制計(jì)數(shù)器，最少應(yīng)使用

級觸發(fā)器。A.2B.C.D.116

nnnn10．8位移位寄存器，串行入時經(jīng)

個脈沖后，8位數(shù)碼全部移寄存器中。A.1B.2C.4D.811．用二進(jìn)制異步計(jì)數(shù)器從做法，計(jì)到十進(jìn)數(shù)178，則最少需要個觸發(fā)器。A.2B.6C.D.8E.1012．某電視機(jī)水平垂直掃發(fā)器要個分器將31H的脈沖轉(zhuǎn)換為60H的脈沖，欲構(gòu)此分頻至需要

個觸發(fā)器。A.1B.60C.5D.3113．移位寄存器的時鐘脈頻為1K，欲將存放在該寄存器中的數(shù)左移8位，完成該操作需要

時間。A.1SB.8μSC.SD.80s14.若用JK觸發(fā)器來實(shí)現(xiàn)特性方為則JK端的方為。A.JB，K=

A

B.J=AB，K=

AB

C.J=

A

，K=D.J=

AB

，K=A15要生10個順序脈沖若四位雙向移位寄存器CT74LS194來現(xiàn)需要

片。A.3B.4C.D.116．若要設(shè)計(jì)一個脈沖序列111序列脈沖發(fā)生器，應(yīng)選用個觸發(fā)器。A.2B.3C.D.1二、判斷題（正確打√，錯誤的打×）1．步時序電路由組合電路和儲器兩部分組成）．組電路不含有記憶功能的器件）．序電路不含記憶功能的器件．同步時序電路具有統(tǒng)一的時鐘CP控制）．步時序電路的各級觸發(fā)器類型不同）6．環(huán)形計(jì)數(shù)器在每個時鐘脈沖CP作用，僅有一位觸發(fā)器發(fā)生狀態(tài)更新）7．環(huán)形計(jì)數(shù)器如果不作自啟動改，則總有孤立狀態(tài)存在）8．計(jì)數(shù)器的模是指構(gòu)成計(jì)數(shù)器觸發(fā)器的個數(shù)．計(jì)數(shù)器的模是指對輸入的計(jì)數(shù)脈沖的個數(shù)）．D觸器的特征方程Q+=D，而與Qn無關(guān)，所以，D觸發(fā)器不是時序電路）117

11．在同步時序電路的設(shè)計(jì)中，最簡狀態(tài)表中的狀態(tài)數(shù)為2

，而又是用N級觸發(fā)器來實(shí)現(xiàn)其，則不檢電路自啟動性）12．把一個5進(jìn)制計(jì)數(shù)器個1制數(shù)器聯(lián)可得到15進(jìn)制計(jì)數(shù)器）3．同步二進(jìn)制計(jì)數(shù)器電路比異步二制計(jì)數(shù)器復(fù)雜，所以實(shí)際應(yīng)用中較少使用同步二進(jìn)制計(jì)數(shù)）14．利用反饋歸零法獲得N進(jìn)制數(shù)時若異步置零方式，則狀態(tài)SN只是短暫的過渡狀態(tài)，能定是刻變?yōu)?狀態(tài)）三、填空題1寄存器按照功能不同可分兩：

寄存器和

寄存器。2．?dāng)?shù)字電路按照是否有記憶功能通?？煞譃閮深悾?、。3．由四位移位寄存器構(gòu)的順序脈沖發(fā)生器產(chǎn)生

個順序脈沖。4．時序邏輯電路按照其觸器否統(tǒng)的時控制分為

時序電路和

時序電路。第章案一、選擇題二、判斷題1.√2.√3.4.√5.×6.×7.√××10.11.12.13.√三、填空題移位數(shù)組邏輯電路

時序邏輯電路3.同異第章選擇、判斷共20題）一、選擇題1．一個無符號8位字量輸入的DAC其分辨率為

位。A.1B.3C.D.2．一個無符號10位數(shù)字輸入的，出電平的級數(shù)為。118

≥f≤fII5REFI≥f≤fII5REFIA.4B.10C.1D.2

103．一個無符號4位權(quán)電阻A，最位的電為4KΩ，則高處電阻為。A.4Ω

B.5KΩ

C.1Ω

D.20KΩ4．4位倒T型電阻網(wǎng)絡(luò)D的電阻網(wǎng)絡(luò)電阻取值有

種。A.1B.2C.D.85．為使采樣輸出信號不失地表入擬信，采樣頻率f和輸入模擬信號的最高頻率

f

的關(guān)系是。A.

f

Imax

B.

f

C.

f

≥2

f

Imax

D.

f

≤2

f

6．將一個時間上連續(xù)變化模量換時間斷續(xù)（離散）的模擬量的過程稱為。A.采樣B.量化C.保持D.編碼7．用二進(jìn)制碼表示指定離電的程為。A.采樣B.量化C.保持D.編碼8．將幅值上、時間上離散階電統(tǒng)歸并最鄰近的指定電平的過程稱為。A.采樣B.量化C.保持D.編碼9．若某AD取量化單位△=

18

REF

，并規(guī)定對于輸入電壓，在≤u＜18

REF

時，認(rèn)為輸入的模擬電壓為0，出進(jìn)制為000，則8≤u＜

68

REF

時，輸出的二進(jìn)制數(shù)為。A.01B.101C.11D.110．以下四種轉(zhuǎn)換器，

是A/D轉(zhuǎn)換器且轉(zhuǎn)換速度最。A.并聯(lián)比較型B.逐次逼型C.雙分型D.施密特觸發(fā)器119

VV二、判斷題（正確打√，錯誤的打×）1權(quán)阻網(wǎng)絡(luò)D/A轉(zhuǎn)器的電路簡單且便于集成工藝制造，因此被廣泛使用）2D/A轉(zhuǎn)器的最大輸出電壓的絕對值可達(dá)到基準(zhǔn)電壓REF）3D/A轉(zhuǎn)器的位數(shù)越多，能夠分辨的最小輸出電壓變化量就越?。?D/A轉(zhuǎn)器的位數(shù)越多，轉(zhuǎn)換精度越高）5A/D轉(zhuǎn)器的二進(jìn)制數(shù)的位數(shù)越多，量化單位△越?。?A/D轉(zhuǎn)過程中，必然會出現(xiàn)量化誤差）7A/D轉(zhuǎn)器的二進(jìn)制數(shù)的位數(shù)越多，量化級分得越多，量化誤差就可以減小到0）8一N位次逼近型轉(zhuǎn)器完成一次轉(zhuǎn)換要進(jìn)行N次較N+2個鐘脈沖9雙分型A/D轉(zhuǎn)器的轉(zhuǎn)換精高、抗干擾能力強(qiáng)，因此常用于數(shù)字式儀表中）10采樣定理的規(guī)定，是為了能失真地恢復(fù)原模擬信號，而又不使電路過于復(fù)雜）三、填空題1．將模擬信號轉(zhuǎn)換數(shù)字信號，需要經(jīng)過、第八章答案一、選擇題1.CD3.C6.AD8.B9.B10.A二、判斷題1.×2.×√√5.√6.7.√9.√10.√三、填空題采樣保持

量化編第九章（選擇、判斷共25題一、選擇題1．一個容量為1K×的儲器有

個存儲單元。A.8B.8KC.8D.122．要構(gòu)成容量為4K×的，需要120

片容量為256×的RAM。

A.2B.4C.D.23．尋址容量為16K×的RAM需

根地址線。A.4B.8C.D.E.16K4．若RAM的地址碼有8，行、列址碼器的輸入端都為4個，則它們的輸出線（即字線加位線）共有

條。A.8B.16C.3D.255．某存儲器具有8根地址線和8根向數(shù)據(jù)線則該存儲器的容量為。8×B.K8C.25×8D.256×6.采用對稱雙地址結(jié)構(gòu)尋址141存儲矩陣有。A.1行10列B.5行5列C.行列D.1024行0列7．隨機(jī)存取存儲器具有

功能。A.讀/寫B(tài).無讀/寫C.只讀D.只8．欲將容量為128×1的R擴(kuò)為124×8則需要控制各片選端的輔助譯碼器的輸出端數(shù)為。A.1B.2C.D.9．欲將容量為256×1的R擴(kuò)為124×8則需要控制各片選端的輔助譯碼器的輸入端數(shù)為。A.B.2C.3D.810．只讀存儲器ROM在運(yùn)行具

功能。A.讀/無寫B(tài).無讀/寫C.讀/寫D.無/無寫11．只讀存儲器ROM中的內(nèi)，電斷后又接通，存儲器中的內(nèi)容。全部改變B.全部0C.可預(yù)料D.保持不變12．隨機(jī)存取存儲器RAM中的容源斷掉后又接通，存儲器中的內(nèi)容。全部改變B.全為1C.不定D.保持不變13．一個容量為512×1的態(tài)具有。A.地址線9根，數(shù)據(jù)線1根B.址線1根，數(shù)據(jù)線9根C.地址線51根，數(shù)據(jù)線9根D.線9根，數(shù)據(jù)線512根121

14若干RAM實(shí)現(xiàn)位擴(kuò)展時方是

相應(yīng)地并聯(lián)在一起。A.地址線B.數(shù)據(jù)線C.片選線D.讀/寫線15．PRO的與陳列（地址碼）。A.全譯碼可編程陣列B.

全譯碼不可編程陣列C.非全譯碼可編程陣列D.非碼可編