經(jīng)典模擬集成電路設(shè)計基礎(chǔ)

經(jīng)典模擬集成電路設(shè)計基礎(chǔ)第一頁，共四十七頁，2022年，8月28日6.1模擬集成電路的重要性

自然界中幾乎所有的物理量在時間和強度上均具有“連續(xù)”的特性，都屬于模擬量；被處理的物理量在進行數(shù)字處理之前，需要進行放大、預(yù)濾波、采樣和離散化處理，將模擬信號數(shù)字化；經(jīng)過數(shù)字處理后的數(shù)字信號需要還原成模擬信號，并且經(jīng)過進一步放大才能成為能夠被人接受的形式；第二頁，共四十七頁，2022年，8月28日6.1模擬集成電路的重要性在寬帶、高頻信號（光信號、射頻信號等)的處理中，數(shù)字化的難度極大，仍然需要采用模擬信號的處理方法（低噪聲放大、模擬濾波等）；工作頻率很高的數(shù)字電路的設(shè)計，必須象模擬電路一樣考慮電路分布參數(shù)的影響，設(shè)計方法與設(shè)計原則與模擬電路的設(shè)計一致；數(shù)?；旌系钠舷到y(tǒng)（SOC）的大量出現(xiàn)；第三頁，共四十七頁，2022年，8月28日典型的信號處理系統(tǒng)的構(gòu)成框圖6.1模擬集成電路的重要性第四頁，共四十七頁，2022年，8月28日基本電流鏡及比例電流源

V0支路為參考支路，為整個電路提供UGS1和參考電流Ir；

V1支路為鏡像支路，V1管與V0管的溝道寬長比相同；

V2支路為比例電流支路，V2管與V0管得溝道寬長比為A，即：6.2.1MOS電流源6.2MOS電流源和CMOS運算放大器第五頁，共四十七頁，2022年，8月28日工作原理根據(jù)MOS管的電流方程：由于個MOS管的工藝參數(shù)相同，柵源電壓也相同。所以，在溝道調(diào)制效應(yīng)很小的情況下，有：6.2.1MOS電流源6.2MOS電流源和CMOS運算放大器基本電流鏡及比例電流源第六頁，共四十七頁，2022年，8月28日特點：增大了電流源的輸出電阻，減小了溝道調(diào)制效應(yīng)。6.2.1MOS電流源6.2MOS電流源和CMOS運算放大器共源—共柵電流源第七頁，共四十七頁，2022年，8月28日6.2.1MOS電流源6.2MOS電流源和CMOS運算放大器I0工作原理——該電路相當于兩個鏡像電流源的串聯(lián)。如果保證：共源—共柵電流源則有：，于是：，可以忽略溝道調(diào)制效應(yīng)。第八頁，共四十七頁，2022年，8月28日互補性CMOS放大器中負載管V2由PMOS管構(gòu)成，UBS2、UGS2=0，故RO2=rds2。由于rds2很大，所以該電路具有很高的電壓增益。為了增大增益又能避免在IC中制造大的電阻，一般在放大電路中采用有源負載。由于NMOS管的各項性能均優(yōu)于PMOS管，所以放大管多采用NMOS管，負載管則可以使用PMOS管，從而構(gòu)成互補性CMOS放大器。6.2.2CMOS運算放大器6.2MOS電流源和CMOS運算放大器有源負載CMOS放大器第九頁，共四十七頁，2022年，8月28日差動放大對管電路構(gòu)成上面電路中，V1、V2管組成差動放大對管，V3、V4組成鏡像電流源作為差動對管的有源負載，V5、V6管組成比例電流源提供偏置電流。6.2.2CMOS運算放大器6.2MOS電流源和CMOS運算放大器

CMOS差動放大器第十頁，共四十七頁，2022年，8月28日工作特性靜態(tài)輸出電流ILQ為0;

差模增益Aud:

6.2.2CMOS運算放大器6.2MOS電流源和CMOS運算放大器

CMOS差動放大器第十一頁，共四十七頁，2022年，8月28日6.2.2CMOS運算放大器6.2MOS電流源和CMOS運算放大器

CMOS差動放大器工作特性rds4||rds2>>RL時：即在溝道調(diào)制效應(yīng)可以忽略的情況下，差動放大器的增益取決于管子的靜態(tài)工作電流和管子的尺寸。rds4||rds2<<RL時：即在溝道調(diào)制效應(yīng)顯著的情況下，差動放大器的增益受到很大的影響，所以必須減弱溝道調(diào)制效應(yīng)，增大管子的輸出電組。第十二頁，共四十七頁，2022年，8月28日電路構(gòu)成該電路由兩級放大電路組成。第一級為差動放大器，由V1~V4管構(gòu)成，第二級放大電路由V5、V6管組成，V5（PMOS）管為放大管，V6管為有源負載，輸出阻抗很高。V7、V8、V9管時恒流源，為電路提供偏置電流。Cc為密勒相位補償電容，用以防止電路產(chǎn)生自激。6.2.2CMOS運算放大器6.2MOS電流源和CMOS運算放大器

CMOS運算放大器第十三頁，共四十七頁，2022年，8月28日共源—共柵兩級運算放大器放大管負載管有源負載管6.2.2CMOS運算放大器6.2MOS電流源和CMOS運算放大器

CMOS運算放大器第十四頁，共四十七頁，2022年，8月28日互補跟隨輸出級低阻輸出型運算放大器——帶負載能力強6.2.2CMOS運算放大器6.2MOS電流源和CMOS運算放大器

CMOS運算放大器第十五頁，共四十七頁，2022年，8月28日——數(shù)/模轉(zhuǎn)換器（Digital-to-AnalogConverter）的作用是將數(shù)字量轉(zhuǎn)換成模擬量。6.3.1D/A轉(zhuǎn)換器的電路結(jié)構(gòu)6.3數(shù)/模（D/A）轉(zhuǎn)換器第十六頁，共四十七頁，2022年，8月28日6.3.1D/A轉(zhuǎn)換器的電路結(jié)構(gòu)6.3數(shù)/模（D/A）轉(zhuǎn)換器適合于單片集成電路的基本D/A變換電路，根據(jù)其工作原理可以分為三類：電流定標電路電壓定標電路電荷定標電路電流定標是雙極型D/A變換器設(shè)計中最常用的，電壓和電荷定標D/A變換器電路特別適用于MOS電路。第十七頁，共四十七頁，2022年，8月28日N位輸入數(shù)字量輸出比例因子6.3.2D/A轉(zhuǎn)換器原理6.3數(shù)/模（D/A）轉(zhuǎn)換器第十八頁，共四十七頁，2022年，8月28日精度指標—位數(shù)—分辨率D/A轉(zhuǎn)換器的位數(shù)越高，輸出電壓分辨率越高，轉(zhuǎn)換誤差越小。速度指標—轉(zhuǎn)換速率建立時間：從數(shù)字信號輸入D/A轉(zhuǎn)換器到輸出電壓穩(wěn)定所需要的時間。靜態(tài)誤差主要有三種：失調(diào)誤差、增益誤差、非線性誤差。6.3.3D/A轉(zhuǎn)換器技術(shù)指標6.3數(shù)/模（D/A）轉(zhuǎn)換器第十九頁，共四十七頁，2022年，8月28日權(quán)電阻D/A轉(zhuǎn)換器（電流比例D/A轉(zhuǎn)換器）6.3.4D/A轉(zhuǎn)換器電路6.3數(shù)/模（D/A）轉(zhuǎn)換器－＋模擬開關(guān)S梯形權(quán)電阻網(wǎng)絡(luò)運算放大器第二十頁，共四十七頁，2022年，8月28日權(quán)電阻D/A轉(zhuǎn)換器（電流比例D/A轉(zhuǎn)換器）6.3.4D/A轉(zhuǎn)換器電路6.3數(shù)/模（D/A）轉(zhuǎn)換器電路特點該轉(zhuǎn)換器的缺點是每個權(quán)電阻的阻值會隨溫度變化，而且權(quán)電阻的阻值范圍太寬，集成電路工藝實現(xiàn)非常困難。倒置R-2RD/A轉(zhuǎn)換器和權(quán)電阻D/A轉(zhuǎn)換器的區(qū)別在于整個網(wǎng)絡(luò)只有R和2R兩種阻值的電阻。第二十一頁，共四十七頁，2022年，8月28日每經(jīng)過一級輸出電壓衰減1/2倒置R-2R梯形D/A轉(zhuǎn)換器6.3.4D/A轉(zhuǎn)換器電路6.3數(shù)/模（D/A）轉(zhuǎn)換器第二十二頁，共四十七頁，2022年，8月28日工作原理輸出電壓：

I0視開關(guān)S1~SN的狀態(tài)而定，各處電流關(guān)系為：輸出的模擬量為：倒置R-2R梯形D/A轉(zhuǎn)換器6.3.4D/A轉(zhuǎn)換器電路6.3數(shù)/模（D/A）轉(zhuǎn)換器第二十三頁，共四十七頁，2022年，8月28日倒置R-2R梯形D/A轉(zhuǎn)換器6.3.4D/A轉(zhuǎn)換器電路6.3數(shù)/模（D/A）轉(zhuǎn)換器電路特點優(yōu)點：電阻種類少，各支路電流間不存在傳輸延遲，提高了轉(zhuǎn)換速率。缺點：電阻的數(shù)量較多。第二十四頁，共四十七頁，2022年，8月28日倒置R-2R梯形D/A轉(zhuǎn)換器6.3.4D/A轉(zhuǎn)換器電路6.3數(shù)/模（D/A）轉(zhuǎn)換器開關(guān)電路數(shù)字字b1~bN通過兩級非門構(gòu)成的分相電路變成和，然后分別去控制兩個傳輸門構(gòu)成的開關(guān)。第二十五頁，共四十七頁，2022年，8月28日倒置R-2R梯形D/A轉(zhuǎn)換器6.3.4D/A轉(zhuǎn)換器電路6.3數(shù)/模（D/A）轉(zhuǎn)換器開關(guān)電路ⅠⅡ當＝“1”，＝“0”時，傳輸門Ⅱ?qū)?，將Si接到虛地點Q；當＝“0”，＝“1”時，傳輸門Ⅰ導(dǎo)通，將Si接到地；第二十六頁，共四十七頁，2022年，8月28日6.3.4D/A轉(zhuǎn)換器電路6.3數(shù)/模（D/A）轉(zhuǎn)換器開關(guān)樹D/A轉(zhuǎn)換器—形式一第二十七頁，共四十七頁，2022年，8月28日

電路組成用2^N個電阻串組成分壓網(wǎng)絡(luò)，輸入數(shù)字量控制開關(guān)網(wǎng)絡(luò)從分壓網(wǎng)絡(luò)中取出相應(yīng)的分割點處的電壓。開關(guān)樹D/A轉(zhuǎn)換器—形式二6.3.4D/A轉(zhuǎn)換器電路6.3數(shù)/模（D/A）轉(zhuǎn)換器第i個電阻分割點處的電壓為:第二十八頁，共四十七頁，2022年，8月28日開關(guān)樹D/A轉(zhuǎn)換器6.3.4D/A轉(zhuǎn)換器電路6.3數(shù)/模（D/A）轉(zhuǎn)換器電路特點優(yōu)點：電阻單一，容易保證一致性，而且不論輸入碼如何變化，參考電源的負載不變。缺點：需要2^N個電阻，且開關(guān)數(shù)量大，因此占芯片面積大；而且轉(zhuǎn)換器對寄生電容敏感，導(dǎo)致信號延遲。第二十九頁，共四十七頁，2022年，8月28日權(quán)電容D/A轉(zhuǎn)換器6.3.4D/A轉(zhuǎn)換器電路6.3數(shù)/模（D/A）轉(zhuǎn)換器參考電壓模擬開關(guān)組權(quán)電阻網(wǎng)絡(luò)_+電路第三十頁，共四十七頁，2022年，8月28日權(quán)電容D/A轉(zhuǎn)換器6.3.4D/A轉(zhuǎn)換器電路6.3數(shù)/模（D/A）轉(zhuǎn)換器等效電路Ceq是接到Vref的等效電容，2C是全部電容之和，那么，2C－Ceq是接地電容。第三十一頁，共四十七頁，2022年，8月28日權(quán)電容D/A轉(zhuǎn)換器6.3.4D/A轉(zhuǎn)換器電路6.3數(shù)/模（D/A）轉(zhuǎn)換器開關(guān)電路的設(shè)計CⅠⅡ＋－bibiφ2φ2A第三十二頁，共四十七頁，2022年，8月28日——A/D轉(zhuǎn)換器（Analog-to-DigitalConverter）的功能是將模擬量轉(zhuǎn)化為數(shù)字量，是數(shù)字信號處理的第一步。數(shù)字化過程一般有三步：采樣與保持（Sample/Hold）量化編碼

A/D轉(zhuǎn)換器的原理及特性6.4.1A/D轉(zhuǎn)換器的原理、指標和特性6.4模/數(shù)（D/A）轉(zhuǎn)換器第三十三頁，共四十七頁，2022年，8月28日

A/D轉(zhuǎn)換器的原理及特性6.4.1A/D轉(zhuǎn)換器的原理、指標和特性6.4模/數(shù)（D/A）轉(zhuǎn)換器第三十四頁，共四十七頁，2022年，8月28日分辨率——表示精度的指標若A/D轉(zhuǎn)換器的最大輸入為UFSR，位數(shù)為N，則有：量化電平：量化誤差：采樣率——表示速度的指標誤差指標：失調(diào)誤差、增益誤差、非線性誤差 量化信噪比：分辨率每提高一位，量化信噪必將提高6.02dB

A/D轉(zhuǎn)換器的主要指標6.4.1A/D轉(zhuǎn)換器的原理、指標和特性6.4模/數(shù)（D/A）轉(zhuǎn)換器第三十五頁，共四十七頁，2022年，8月28日分類應(yīng)用6.4.1A/D轉(zhuǎn)換器的分類及應(yīng)用6.4模/數(shù)（D/A）轉(zhuǎn)換器第三十六頁，共四十七頁，2022年，8月28日逐次比較型A/D轉(zhuǎn)換器6.4.1A/D轉(zhuǎn)換器的電路結(jié)構(gòu)6.4模/數(shù)（D/A）轉(zhuǎn)換器電路結(jié)構(gòu)第三十七頁，共四十七頁，2022年，8月28日6.4.1A/D轉(zhuǎn)換器的電路結(jié)構(gòu)6.4模/數(shù)（D/A）轉(zhuǎn)換器逐次比較型A/D轉(zhuǎn)換器結(jié)構(gòu)簡單、成本低、分辨率和轉(zhuǎn)換速度均較高的結(jié)構(gòu)形式，應(yīng)用廣泛。一個N位二進制的A/D轉(zhuǎn)換器完成一次轉(zhuǎn)換，僅需要N個時鐘周期。電路特點第三十八頁，共四十七頁，2022年，8月28日工作過程從最高位起逐次逼近寄存器SAR各個位逐次置“1”，經(jīng)內(nèi)部D/A變換位模擬電壓后與輸入模擬量Ui比較，若大于Ui，改位置“1”，否則為“0”。整個過程重復(fù)至最低位比較完成為止。6.4.1A/D轉(zhuǎn)換器的電路結(jié)構(gòu)6.4模/數(shù)（D/A）轉(zhuǎn)換器逐次比較型A/D轉(zhuǎn)換器第三十九頁，共四十七頁，2022年，8月28日此種結(jié)構(gòu)的A/D轉(zhuǎn)換器是目前速度最快的一種，最高采樣率可達幾十MHz至GHz數(shù)量級。電路結(jié)構(gòu)FlashA/D采用并行處理結(jié)構(gòu)，由電阻分壓網(wǎng)絡(luò)、量化比較器和數(shù)據(jù)編碼器組成。結(jié)構(gòu)特點由于FlashA/D采用并行工作方式，所以速度很快，缺點是需要使用大量的電壓比較器，N位的A/D需要使用2^(N-1)個比較器，實現(xiàn)難度很大。6.4.1A/D轉(zhuǎn)換器的電路結(jié)構(gòu)6.4模/數(shù)（D/A）轉(zhuǎn)換器快閃（Flash）型A/D轉(zhuǎn)換器第四十頁，共四十七頁，2022年，8月28日工作原理先將輸入信號Ui放大兩倍，然后與參考電壓Uref相比較；若2Ui>Uref，最高位數(shù)字輸出為“1”，并以2Ui與Uref之差作為次高位的模擬輸入電壓；若2Ui<Uref，則最高位輸出為“0”，并以2Ui作為次高位的模擬輸入電壓；重復(fù)上述過程直至所有位比較完畢；6.4.1A/D轉(zhuǎn)換器的電路結(jié)構(gòu)6.4模/數(shù)（D/A）轉(zhuǎn)換器算法A/D轉(zhuǎn)換器第四十一頁，共四十七頁，2022年，8月28日DIi’電流模算法A/D轉(zhuǎn)換器電路鏡像電流源鏡像電流源若D=1，V9導(dǎo)通，Ii’=2Ii-Iref若D=0，V9截止，Ii’=2Ii鏡像電流源