第3章組合邏輯電路

第3章組合邏輯電路第3章組合邏輯電路

3.1概述3.2組合邏輯電路的分析方法3.3組合邏輯電路的設(shè)計(jì)方法3.4常用中規(guī)模標(biāo)準(zhǔn)組合模塊電路3.5用中規(guī)模集成電路實(shí)現(xiàn)組合邏輯函數(shù)3.6組合電路中的競(jìng)爭(zhēng)冒險(xiǎn)學(xué)時(shí)分配：共10學(xué)時(shí)教學(xué)目標(biāo)：通過(guò)本章的學(xué)習(xí)，掌握組合邏輯電路的分析和設(shè)計(jì)；熟悉組合邏輯的競(jìng)爭(zhēng)和冒險(xiǎn)。掌握組合模塊電路（優(yōu)先編碼器、譯碼器、數(shù)據(jù)選擇器、加法器和比較器等）的電路功能、邏輯關(guān)系、擴(kuò)展和應(yīng)用。3.1概述一、組合邏輯電路的邏輯功能特點(diǎn)：任意時(shí)刻的輸出僅僅取決于該時(shí)刻的輸入，與電路以前的狀態(tài)無(wú)關(guān)。二、電路的結(jié)構(gòu)特點(diǎn)：電路中不包含有記憶單元；電路中不存在輸出到輸入的反饋連接；電路由邏輯門構(gòu)成。對(duì)于任何一個(gè)多輸入、多輸出的組合邏輯電路，都可由框圖示意：每一個(gè)輸出變量是全部或部分輸入變量的函數(shù)：Y1=f1（I1、I2、…、Ii

）Y2=f2（I1、I2、…、Ii）……Yj=fj（I1、I2、…、Ii）

三、時(shí)序邏輯電路：

是與組合邏輯電路相對(duì)的另一種數(shù)字電路，任意時(shí)刻的輸出信號(hào)不僅取決于該時(shí)刻的輸入信號(hào)，還取決于電路原來(lái)的狀態(tài)，即與以前的輸入信號(hào)有關(guān)。3.2組合邏輯電路的分析方法一、分析的目的根據(jù)給定的邏輯電路圖，經(jīng)過(guò)分析，確定電路能完成的邏輯功能；或用于檢測(cè)新設(shè)計(jì)的邏輯電路是否實(shí)現(xiàn)了預(yù)定的邏輯功能。二、分析步驟1.根據(jù)所給的邏輯電路寫出輸出函數(shù)的邏輯表達(dá)式；2.根據(jù)邏輯表達(dá)式列出真值表或化簡(jiǎn)后列出真值表；3.得出電路的邏輯功能。分析過(guò)程一般包含以下幾個(gè)步驟：例3.1：組合電路如圖所示，分析該電路的邏輯功能。解：（1）由邏輯圖逐級(jí)寫出表達(dá)式（借助中間變量P）。（2）化簡(jiǎn)與變換：（3）由表達(dá)式列出真值表。（4）分析邏輯功能：當(dāng)A、B、C三個(gè)變量不一致時(shí)，輸出為“1”，所以這個(gè)電路稱為“不一致電路”。000001010011100101110111ABC01111110Y真值表例3.2：解：1)、根據(jù)邏輯圖寫輸出邏輯表達(dá)式并化簡(jiǎn)組合邏輯電路如圖，試分析其邏輯功能。BABAY+=···=2）、根據(jù)邏輯表達(dá)式列真值表00011011ABY01103）、由真值表分析邏輯功能當(dāng)AB相同時(shí)，輸出為0當(dāng)AB相異時(shí)，輸出為1異或功能。&&&&YABABA·ABB·AB一般步驟：1.分析設(shè)計(jì)要求，列出邏輯函數(shù)的真值表（把一個(gè)邏輯問(wèn)題表達(dá)成一個(gè)邏輯函數(shù)）。A.確定輸入、輸出變量；B.定義邏輯狀態(tài)（0，1的具體含義）；C.列出邏輯函數(shù)的真值表。2.由真值表寫出邏輯函數(shù)表達(dá)式或畫出卡諾圖。3.進(jìn)行化簡(jiǎn)或變換。A.用小規(guī)模集成門電路實(shí)現(xiàn)時(shí)，應(yīng)化為最簡(jiǎn)式；B.用中規(guī)模集成門電路實(shí)現(xiàn)時(shí)，應(yīng)變換為與集成器件輸出函數(shù)對(duì)應(yīng)的形式。4.根據(jù)化簡(jiǎn)或變換后的函數(shù)式畫出邏輯電路圖。3.3組合邏輯電路的設(shè)計(jì)方法邏輯電路圖邏輯表達(dá)式邏輯真值表電路邏輯功能試用與非門設(shè)計(jì)一個(gè)三人多數(shù)表決電路，要求提案通過(guò)時(shí)輸出為1，否則為0。設(shè)計(jì)方法（用基本門電路設(shè)計(jì)）例3.3：

1、列真值表解：2、填卡諾圖，化簡(jiǎn)邏輯函數(shù)00010111

ABCY

000001010

011

100

101

110

11111100001BC0001111001AY用與非門設(shè)計(jì)邏輯電路根據(jù)功能要求填卡諾圖化簡(jiǎn)邏輯函數(shù)列真值表寫最簡(jiǎn)與或式用多種基本門設(shè)計(jì)邏輯電路變?yōu)榕c非與非式3、輸出函數(shù)式4、用與門、或門設(shè)計(jì)電路5、用與非門設(shè)計(jì)電路思考：若只用二輸入與非門設(shè)計(jì)電路，如何畫邏輯圖？Y=AB+BC+AC提示：的形式畫邏輯圖。&&&&ABCY&&&≥1ABCYY=（ABBC）AC··將函數(shù)式化為例3.4、在舉重比賽中，有兩名副裁判，一名主裁判。當(dāng)兩名以上裁判（必須包括主裁判在內(nèi)）認(rèn)為運(yùn)動(dòng)員上舉杠鈴合格，按動(dòng)電鈕，裁決合格信號(hào)燈亮，試用與非門設(shè)計(jì)該電路。解：設(shè)主裁判為變量A，副裁判分別為B和C；按電鈕為1，不按為0。表示成功與否的燈為Y，合格為1，否則為0。（1）根據(jù)邏輯要求列出真值表。真值表（2）由真值表寫出表達(dá)式：111（3）化簡(jiǎn)：

Y=AB+AC

BC

A00

01

11

10

0

00001

0111

（4）畫出邏輯電路圖：例3.5：設(shè)計(jì)一個(gè)樓上、樓下開關(guān)的控制邏輯電路來(lái)控制樓梯上的路燈，使之在上樓前，用樓下開關(guān)打開電燈，上樓后，用樓上開關(guān)關(guān)滅電燈；或者在下樓前，用樓上開關(guān)打開電燈，下樓后，用樓下開關(guān)關(guān)滅電燈。解：設(shè)樓上開關(guān)為A，樓下開關(guān)為B，燈泡為Y。并設(shè)A、B閉合時(shí)為1，斷開時(shí)為0；燈亮?xí)rY為1，燈滅時(shí)Y為0。（1）根據(jù)邏輯要求列出真值表。（2）由真值表寫邏輯表達(dá)式：（3）變換：

用與非門實(shí)現(xiàn)圖（a）用異或門實(shí)現(xiàn) 圖(b)圖（a）圖（b）3.4常用中規(guī)模標(biāo)準(zhǔn)組合模塊電路3.4.1中規(guī)模標(biāo)準(zhǔn)組合模塊電路概念3.4.2加法器3.4.3乘法器3.4.4數(shù)值比較器3.4.5編碼器3.4.6譯碼器3.4.7數(shù)據(jù)選擇器3.4.8數(shù)據(jù)分配器3.4.1中規(guī)模標(biāo)準(zhǔn)組合模塊電路概念在數(shù)字系統(tǒng)設(shè)計(jì)中，有些組合邏輯電路經(jīng)常出現(xiàn)在各種數(shù)字系統(tǒng)中，這些組合邏輯電路包含：譯碼器、編碼器、數(shù)據(jù)選擇器、數(shù)據(jù)分配器、加法器、比較器、乘法器、碼組變換器等。將這些組合邏輯電路制成中規(guī)模電路，稱為中規(guī)模標(biāo)準(zhǔn)組合模塊電路。

加法器加法器是構(gòu)成計(jì)算機(jī)中算術(shù)運(yùn)算電路的基本單元。一、1位加法器1、1位半加器真值表輸出邏輯表達(dá)式邏輯圖S=AB+AB=A⊕BCO=AB0001101100101001ABSCO

∑

ABSCO邏輯符號(hào)=1AB&SCO只能將兩個(gè)1位二進(jìn)制數(shù)相加，不能將低位的進(jìn)位信號(hào)納入計(jì)算的加法器稱為1位半加器。輸入輸出2、1位全加器能將低位的進(jìn)位信號(hào)納入計(jì)算的加法器稱為全加器。二、多位加法器兩個(gè)多位數(shù)相加時(shí)每一位都可能出現(xiàn)進(jìn)位信號(hào)，因此，必須使用全加器。1、串行進(jìn)位加法器輸入輸出ABCICOSCO∑CIABS0000010100111001011101111位全加器真值表1位全加器輸出表達(dá)式：邏輯圖邏輯符號(hào)：00101001100101114位串行進(jìn)位加法器：10011101111例如：做14+7的運(yùn)算：2、超前進(jìn)位加法器串行進(jìn)位運(yùn)算速度慢，用超前進(jìn)位法可提高運(yùn)算速度。不片接時(shí),芯片74LS83的CI端應(yīng)接低電平。介紹圖3-14加法器圖形符號(hào)！(書上P.84)=(10101)2=16+4+1=(21)10常用4位超前進(jìn)位加法器有74LS83等。01110(1110)2+(0111)20CO∑CIABSCO∑CIABSCO∑CIABSCO∑CIABS74LS83B3B2B1B0A3A2A1A0S3S2S1S0CICO原因下圖為4位二進(jìn)制超前進(jìn)位加法器74LS283的簡(jiǎn)化邏輯符號(hào)：擴(kuò)展到多位數(shù)加法器，有：A3~A0和B3~B0為4位加數(shù)和被加數(shù)；

S3~S0為和數(shù)；

CO4是向高位的進(jìn)位信號(hào)；

優(yōu)點(diǎn)：速度快；

缺點(diǎn)：規(guī)模大時(shí)，元器件較多。

乘法器二進(jìn)制乘法器是指完成兩個(gè)二進(jìn)制數(shù)乘法運(yùn)算的電路。介紹圖3-15，74S274乘法器圖形符號(hào)！(書上P.85)利用芯片74LS284、74LS285，可以組成集成4位╳4位并行二進(jìn)制乘法器。具體請(qǐng)見書上P.84—85，這里略。

3.4.4數(shù)值比較器一、一位數(shù)值比較器：1位二進(jìn)制數(shù)比較大小，輸出信號(hào)為比較的結(jié)果A>B有L=1G=0M=0說(shuō)明A比B大A=B有L=0G=1M=0說(shuō)明A，B相等A<B有L=0G=0M=1說(shuō)明A比B小電路圖如下：二、多位數(shù)值比較器比較兩組同樣位數(shù)的二進(jìn)制數(shù)（位數(shù)少的二進(jìn)制數(shù)高位補(bǔ)0）1、比較方法：a.首先比較高位，如比較結(jié)果：ai>bi，則判斷A>Bai<bi，則判斷A<Bai=bi，則繼續(xù)比較次高位b.只有當(dāng)高位相等時(shí)，才比較次高位，直至最后比較結(jié)束。2.介紹CC14585：CC14585是一個(gè)典型的四位比較器：當(dāng)數(shù)碼A3A2A1A0>B3B2B1B0時(shí)，Y(A>B)為1，其它兩端為0當(dāng)數(shù)碼A3A2A1A0<B3B2B1B0時(shí)，Y(A<B)為1，其它兩端為0當(dāng)數(shù)碼A3A2A1A0=B3B2B1B0時(shí)，Y(A=B)為1，其它兩端為0I(A<B),I(A=B),I(A>B)三個(gè)控制輸入端，為擴(kuò)展端，提供各集成片間的級(jí)聯(lián)。CC14585的I(A>B)始終接高電平；低位片的YA<B接高位片的I(A<B)；低位片的YA=B接高位片的I(A=B)。四位數(shù)值比較器電路，供參考一位數(shù)值比較器電路用CC14585擴(kuò)展成8位數(shù)值比較器3.4.5編碼器一、編碼器的基本概念及工作原理編碼——將某種代碼或電位信號(hào)轉(zhuǎn)換成二進(jìn)制代碼的過(guò)程。編碼器：能夠?qū)崿F(xiàn)編碼功能的數(shù)字電路稱為編碼器。一般而言，N個(gè)不同的信號(hào)，至少需要n位二進(jìn)制數(shù)編碼。N和n之間滿足下列關(guān)系:2n≥N

將輸入信號(hào)變成二進(jìn)制代碼的電路稱為二進(jìn)制編碼器。即：對(duì)應(yīng)一個(gè)輸入信號(hào)，輸出相應(yīng)的二進(jìn)制代碼。普通二進(jìn)制編碼器的特點(diǎn)是：任何時(shí)刻只允許輸入一個(gè)待編碼信號(hào)，否則輸出將發(fā)生混亂。常見的編碼器有8線-3線（有8個(gè)輸入端，3個(gè)輸出端），16線—4線（16個(gè)輸入端，4個(gè)輸出端）等等。二、二進(jìn)制普通編碼器1、設(shè)計(jì)一個(gè)8線-3線編碼器輸入：8個(gè)需進(jìn)行編碼的信號(hào)I0～I(xiàn)7；輸出：用來(lái)進(jìn)行編碼的3位二進(jìn)制代碼Y0，Y1，Y2。電路的特點(diǎn)：任何時(shí)刻只允許輸入端有一個(gè)信號(hào)輸入，否則得不到正確的編碼輸出。即任何時(shí)刻只能對(duì)一個(gè)輸入信號(hào)進(jìn)行編碼，而這些輸入變量為一組互相排斥的變量。有如下約定：在這里，用000，001，010，…，111表示I0，I1，I2，…I7，輸入信號(hào)為1，表示有編碼請(qǐng)求，請(qǐng)求是互斥的。根據(jù)上述要求和約定，我們來(lái)設(shè)計(jì)這個(gè)二進(jìn)制編碼器。首先，列出3位二進(jìn)制編碼器的真值表：其次，由真值表寫出各輸出的邏輯表達(dá)式為：（用了帶約束項(xiàng)的邏輯函數(shù)化簡(jiǎn)）最后，用門電路實(shí)現(xiàn)邏輯電路：以上就是我們根據(jù)3位二進(jìn)制普通編碼器的功能要求設(shè)計(jì)出的編碼器，由于它的輸入為I0～I(xiàn)7八個(gè)信號(hào)，輸出為Y0，Y1，Y2三個(gè)信號(hào)，所以把它叫做8線-3線編碼器。2、對(duì)上述編碼器的使用：假如我們要對(duì)I6這個(gè)信號(hào)進(jìn)行二進(jìn)制編碼，那么只要在這個(gè)8線-3線編碼器的I6端輸入接高電平，其它輸入端接低電平，此時(shí)輸出端Y2，Y1，Y0高低電平信號(hào)值就表示了對(duì)I6進(jìn)行編碼的二進(jìn)制代碼。此處的I0，I1，…，I7代表了一個(gè)事件的八種狀態(tài)。三、二－十進(jìn)制編碼器

二-十進(jìn)制編碼器是指用四位二進(jìn)制代碼表示一位十進(jìn)制數(shù)的編碼電路（輸入10個(gè)互斥的數(shù)碼，輸出4位二進(jìn)制代碼）。1、BCD碼：常用的幾種BCD碼8421碼、5421碼、2421碼、余三碼。2、10線－4線編碼器例：設(shè)計(jì)一個(gè)8421BCD碼編碼器解：輸入信號(hào)I0～I(xiàn)9代表0～9共10個(gè)十進(jìn)制信號(hào)，輸出信號(hào)為Y0～Y3相應(yīng)的二進(jìn)制代碼。列編碼表如右表所示：得到輸出函數(shù)如下：畫出邏輯電路圖如下：四、二進(jìn)制優(yōu)先編碼器優(yōu)先編碼器允許n個(gè)輸入端同時(shí)加上信號(hào)，但電路只對(duì)其中優(yōu)先級(jí)別最高的信號(hào)進(jìn)行編碼。1、例：室有三種，按由高到低優(yōu)先級(jí)排序依次是火警，急救，工作，要求編碼依次為00、01、10。試設(shè)計(jì)編碼控制電路。

解：

（１）根據(jù)題意知，同一時(shí)間室只能處理一部，假如用A、B、C分別代表火警、急救、工作三種，設(shè)鈴響用1表示，鈴沒(méi)響用0表示。當(dāng)優(yōu)先級(jí)別高的信號(hào)有效時(shí)，低級(jí)別的則不起作用，這時(shí)用×表示；用Y1,Y2表示輸出編碼的高位和低位。只要優(yōu)先級(jí)別高的信號(hào)存在，優(yōu)先級(jí)別低的輸入信號(hào)將不起作用。（２）列真值表

輸入輸出ABCY1Y21××01×001000110

（３）寫邏輯表達(dá)式（４）畫優(yōu)先編碼器邏輯圖如圖所示。圖優(yōu)先編碼邏輯圖2、3位二進(jìn)制優(yōu)先編碼器的原理和設(shè)計(jì)輸入和輸出同3位二進(jìn)制普通編碼器。有如下約定：在這里，仍然用000，001，…，111表示I0，I1，…，I7，優(yōu)先級(jí)別是：I7>I6>I5>I4>I3>I2>I1>I0。I7I6I5I4I3I2I1I0Y2Y1Y01X11101X110001X1010001X10000001X011000001X0100000001X00100000001000其次，根據(jù)真值表，得到輸出函數(shù)的表達(dá)式：最后，根據(jù)輸出函數(shù)的表達(dá)式，畫出邏輯電路圖。首先，列真值表。用輸入信號(hào)為1表示有編碼請(qǐng)求，否則相反。如果要求輸入、輸出均為反變量，那么只需要在上述圖中的每個(gè)輸入端和輸出端都加上反相器就可以了。3、常用集成編碼器（1）74LS148

8線—3線優(yōu)先編碼器，它有八個(gè)輸入端，輸入編碼為低電平“0”有效。

3個(gè)輸出編碼結(jié)果，為3位二進(jìn)制反碼。真值表見下頁(yè)，根據(jù)真值表可知：

輸入時(shí)，編碼器正常工作，時(shí)，所有輸出端為高電平。74LS148I7I6I5I4I3I2I1I0YEXY2Y1Y0YSS輸入使能端輸入輸出擴(kuò)展使能輸出1××××××××111110111111111111000×××××××00001010××××××001010110×××××0100101110××××01101011110×××100010111110××1010101111110×110010111111101110174LS148集成8線－3線優(yōu)先編碼器的真值表

輸出為擴(kuò)展端，當(dāng)輸入端有低電平信號(hào)輸入，且S=1時(shí)，為低電平。因此，的低電平表示：電路工作，而且有編碼輸入（EWB符號(hào)中為GS）。輸出為選通輸出端，當(dāng)所有輸入為高電平，即沒(méi)有編碼輸入且S=1時(shí)，才是低電平。因此，的低電平表示：電路工作，但無(wú)編碼請(qǐng)求

(EWB符號(hào)中為EO）例：74LS148的級(jí)聯(lián)試用兩片74LS148擴(kuò)展成16線-4線編碼器，將16個(gè)低電平輸入信號(hào)編為0000~1111，16個(gè)4位二進(jìn)制代碼，其中優(yōu)先級(jí)最高，最低。解：按照優(yōu)先級(jí)順序的要求，只有均無(wú)輸入信號(hào)時(shí)，才允許對(duì)的輸入信號(hào)編碼，因此只要把第一片“無(wú)編碼信號(hào)輸入”作為第二片的選通信號(hào)就行了。優(yōu)先編碼器74LS148的應(yīng)用

74LS148編碼器的應(yīng)用是非常廣泛的。例如，常用計(jì)算機(jī)鍵盤，其內(nèi)部就是一個(gè)字符編碼器。它將鍵盤上的大、小寫英文字母和數(shù)字及符號(hào)還包括一些功能鍵（回車、空格）等編成一系列的七位二進(jìn)制數(shù)碼，送到計(jì)算機(jī)的中央處理單元CPU，然后再進(jìn)行處理、存儲(chǔ)、輸出到顯示器或打印機(jī)上。還可以用74LS148編碼器監(jiān)控爐罐的溫度，若其中任何一個(gè)爐溫超過(guò)標(biāo)準(zhǔn)溫度或低于標(biāo)準(zhǔn)溫度，則檢測(cè)傳感器輸出一個(gè)0電平到74LS148編碼器的輸入端，編碼器編碼后輸出三位二進(jìn)制代碼到微處理器進(jìn)行控制。（2）74LS147

二—十進(jìn)制優(yōu)先編碼器

0編碼有效輸出8421BCD反碼

10線—4線（實(shí)為9線—4線）沒(méi)有I0

端:當(dāng)I9~I1全為1時(shí)，輸出0000的反碼111174LS147I8I7I6I5I4I3I2Y2Y1Y0I9I1Y33.4.6譯碼器一．譯碼器的基本概念及工作原理譯碼：編碼的逆過(guò)程，把輸入的二進(jìn)制代碼翻譯成所對(duì)應(yīng)的控制信號(hào)和信息。譯碼器：實(shí)現(xiàn)譯碼功能的數(shù)字電路。有多個(gè)輸入和多個(gè)輸出的組合電路，當(dāng)其輸入有n位二進(jìn)制代碼時(shí)，輸出有m個(gè)表示代碼原意的信號(hào)。對(duì)應(yīng)一組輸入二進(jìn)制代碼，有且僅有一個(gè)輸出為有效電平，其他輸出均為相反電平。有效電平可以為“1”也可以為“0”。n和m的關(guān)系m≤2n,這樣才能保證對(duì)應(yīng)一組輸入代碼，有且僅有一個(gè)輸出與之對(duì)應(yīng)。二．二進(jìn)制譯碼器輸入端為n個(gè)，則輸出端為2n個(gè)，且對(duì)應(yīng)于輸入代碼的每一種狀態(tài)，2n個(gè)輸出中只有一個(gè)為1（或?yàn)?），其余全為0（或?yàn)?）2線—4線譯碼器3線—8線譯碼器4線—16線譯碼器邏輯功能：將輸入的每個(gè)代碼分別譯成高電平（或低電平）。二進(jìn)制譯碼器1）真值表3）邏輯圖Y3=A1A0=m3Y0=A1A0=m0Y1=A1A0=m1Y2=A1A0=m2S為控制端（片選端、使能端）常用有：二進(jìn)制譯碼器、二——十進(jìn)制譯碼器、顯示譯碼器。當(dāng)S=0時(shí)，譯碼器工作；當(dāng)S=1時(shí)，譯碼器禁止，所有的輸出端均為0。輸入輸出A1A0Y3Y2Y1Y01000110100010100001010001、2位二進(jìn)制譯碼器：2）輸出表達(dá)式A11A011S&Y3&Y2&Y1&Y04）邏輯符號(hào)(2線—4線譯碼器)輸出0有效的2線—4線譯碼器可用與非門構(gòu)成，輸出1有效5）常用集成2線—4線譯碼器0m=01AA==1m2Y2m=3Y3m=01AA=74LS139：雙2線—4線譯碼器輸出0有效1Y=01AA=01AAY0Y3Y2Y1Y0A0A1SY3Y2Y1Y0A0A1S74LS139Y13Y12Y11Y10Y23Y22Y21Y20A20A21S2A10A11S1輸出邏輯表達(dá)式2.例：用與非門設(shè)計(jì)3線—8線譯碼器解：（1）列出譯碼表：（2）寫出各輸出函數(shù)表達(dá)式：看出什么奧妙了嗎？！Y0：三變量的最小項(xiàng)m0Y1：三變量的最小項(xiàng)m1…Y7：三變量的最小項(xiàng)m7以后有什么簡(jiǎn)單的邏輯函數(shù)，都化成最小項(xiàng)之和，然后用譯碼器來(lái)構(gòu)成該邏輯函數(shù)的電路圖。（3）畫出邏輯電路圖：3、綜上所述1）同理,四位二進(jìn)制譯碼器為4線—16線譯碼器。2）二進(jìn)制譯碼器就是n線—2n線譯碼器，即，n變量全部最小項(xiàng)的譯碼器。4、三位二進(jìn)制譯碼器三位二進(jìn)制譯碼器即3線—8線譯碼器，常用3線—8線譯碼器有74LS138。邏輯符號(hào)（輸出0有效）：A0~A2為輸入端，譯碼狀態(tài)下，其二進(jìn)制編碼0~7依次對(duì)應(yīng)8個(gè)輸出，它能將三位二進(jìn)制數(shù)的每個(gè)代碼分別譯成低電平。74LS138Y7Y6Y5Y4Y3Y2Y1Y0S2S3S1A2A1A0S1、S2、S3是三個(gè)選通控制端，當(dāng)控制端時(shí)，譯碼器處于工作狀態(tài)；譯碼器禁止時(shí)，所有輸出端都輸出無(wú)效電平（高電平）。74LS138內(nèi)部電路5、譯碼器的應(yīng)用（1）實(shí)現(xiàn)邏輯函數(shù)由于譯碼器的每個(gè)輸出端分別與一個(gè)最小項(xiàng)相對(duì)應(yīng)，因此輔以適當(dāng)?shù)拈T電路，便可實(shí)現(xiàn)任何組合邏輯函數(shù)。例1：試用譯碼器和門電路實(shí)現(xiàn)邏輯函數(shù)：

Y0好像三變量的最小項(xiàng)m0Y1就是三變量的最小項(xiàng)m1…Y7就是三變量的最小項(xiàng)m73--8譯碼器輸出：解：

①

將邏輯函數(shù)轉(zhuǎn)換成最小項(xiàng)表達(dá)式，再轉(zhuǎn)換成與非—與非形式。=m3+m5+m6+m7=

②該函數(shù)有三個(gè)變量，所以選用3線—8線譯碼器74LS138。用一片74LS138加一個(gè)與非門就可實(shí)現(xiàn)邏輯函數(shù)Y，邏輯圖如圖1所示。（2）譯碼器的擴(kuò)展G1G2AG2B74LS138(2)0A1A2A1G2AG2BG74LS138(1)A1A2A0+5v2AA01A3A_0162YYYY4Y5YY3Y791410YYYY12Y13Y11Y152Y7YYYYY543016YY5Y7YYYYY543016YYY8用兩片74LS138擴(kuò)展為4線—16線譯碼器

當(dāng)A3=0時(shí)，低位片74LS138(1)工作，對(duì)輸入A3、A2、A1、A0進(jìn)行譯碼，還原出Y0～Y7，而高位禁止工作；當(dāng)A3=1時(shí)，高位片74LS138(2)工作，還原出Y８～Y１5，而低位片禁止工作。三、顯示譯碼器能直接驅(qū)動(dòng)數(shù)字顯示器或能同顯示器配合使用的譯碼器稱為顯示譯碼器。常用的顯示譯碼器能驅(qū)動(dòng)七段數(shù)碼管，即七段字符顯示器。1．七段字符顯示器七段字符顯示器（七段數(shù)碼管）是用七個(gè)發(fā)光二極管做成a,b,c,d,e,f,g七段，構(gòu)成七段發(fā)光二極管（LED）顯示器。按內(nèi)部連接方式不同，七段數(shù)字顯示器分為共陰極和共陽(yáng)極兩種。（a）管腳排列圖;(b)共陰極接線圖;(c)共陽(yáng)級(jí)接線圖圖3七段數(shù)字顯示器發(fā)光段組合圖2．七段顯示譯碼器七段顯示譯碼器是驅(qū)動(dòng)上述七段顯示器的專用譯碼器，它可以把輸入的二-十進(jìn)制代碼轉(zhuǎn)換成七段顯示器所需的輸入信息，以使七段顯示器顯示正確的數(shù)碼。原理：如果在七段數(shù)碼管上顯示數(shù)字4，則需f,g,b,c為1，其它為0。十進(jìn)制數(shù)字4對(duì)應(yīng)的二進(jìn)制代碼為0100，即對(duì)譯碼器而言，當(dāng)輸入ABCD=0100時(shí)，譯碼輸出應(yīng)該是bcfg有效。該譯碼器的真值表適用于七段共陰極顯示管的譯碼器集成電路有7448，74LS48等；適用于共陽(yáng)極七段數(shù)碼管顯示器的譯碼器有7447，74LS47等。3．芯片介紹7447的管腳排列圖（共陽(yáng)極）A，B，C，D是譯碼器的輸入信號(hào)；譯碼輸出a~g：低電平有效（供共陽(yáng)）；LT’：試燈信號(hào)輸入，LT’=0且BI’=1時(shí)，

a~g全為低電平，七段同時(shí)亮。RBI’：滅0輸入信號(hào)RBI’=0（LT’=1）時(shí)，不顯示數(shù)碼0。目的是為了能把不希望顯示的0熄滅。BI’/RBO’：

(1)BI’熄滅信號(hào)輸入：即當(dāng)其有效（低電平)

時(shí)，a~g全1，使數(shù)碼管不亮。

(2)RBO’滅0輸出：即當(dāng)RBI’=0時(shí)，

RBO’=0，表示譯碼器已將本來(lái)應(yīng)該顯示的零熄滅了。3.4.7數(shù)據(jù)選擇器數(shù)據(jù)選擇器的功能：在多個(gè)通道中，選擇其中的某一路；或者多個(gè)信息中選擇其中的某一個(gè)信息傳送或加以處理。涉及到：怎么選擇到其中的某一路，把這一路信號(hào)傳出。編碼器：輸入為一個(gè)事件的某種狀態(tài)，輸出是對(duì)他的二進(jìn)制編碼。譯碼器：輸入一個(gè)二進(jìn)制碼，輸出對(duì)應(yīng)的原意信號(hào)為有效。數(shù)據(jù)選擇器：輸入多個(gè)通道信號(hào)，在另一個(gè)輸入稱為地址的控制下，將該地址指向的通道信號(hào)傳送給輸出端。數(shù)據(jù)選擇器類似于一個(gè)單刀多擲開關(guān)，例如：作用：通過(guò)開關(guān)K置于不同位置，S0~S3，而將不同路的數(shù)據(jù)D0~D3傳送出去，D0~D3為數(shù)據(jù)輸入端，S0~S3為選擇（地址）輸入端，輸出：F=S0D0+S1D1+S2D2+S3D3一、4選1數(shù)據(jù)選擇器設(shè)計(jì)（一）邏輯抽象1、輸入、輸出信號(hào)分析輸入信號(hào)：4路數(shù)據(jù)，用D0，D1，D2，D3表示。輸出信號(hào)：用Y表示，它可以是4路數(shù)據(jù)中的任意一路，究竟是哪一路，要由控制信號(hào)A1，A0決定。2、控制信號(hào)約定：令A(yù)1A0=00時(shí)，Y=D0A1A0=01時(shí)，Y=D1A1A0=10時(shí)，Y=D2A1A0=11時(shí)，Y=D33、真值表輸入輸出A1A0Y00D001D110D211D3（二）邏輯表達(dá)式（三）邏輯圖A1，A0也叫地址碼或地址控制信號(hào)。隨著A1，A0取值不同，與或門中被打開的與門隨之改變。二、集成數(shù)據(jù)選擇器(MUX)74HC153是一個(gè)雙4選1數(shù)據(jù)選擇器這里以74LS151(八選一)為例：74LS151有3個(gè)地址輸入端A2、A1、A0；可選擇D7~D0一共8個(gè)數(shù)據(jù)源；具有兩個(gè)互補(bǔ)輸出端Y，；1個(gè)選通控制端（低電平有效）。MUXEN7654321020

1×××

00000001001000110100010101100111YA2A1A0輸出輸入01三、數(shù)據(jù)選擇器的擴(kuò)展1、輸出擴(kuò)展上面討論的是1位二進(jìn)制數(shù)據(jù)選擇器，如果需要選擇多位二進(jìn)制（一組）時(shí)，可由幾個(gè)1位數(shù)據(jù)選擇器并聯(lián)組成，即將它們的使能控制端聯(lián)在一起，相應(yīng)的地址輸入端聯(lián)在一起。2、輸入擴(kuò)展：由8選1組成16選1、24選1….如果將數(shù)據(jù)選擇器的使能端作為地址輸入，可以將兩片74LS151連接成一個(gè)16選1的數(shù)據(jù)選擇器。例：將兩片74LS151連接成一個(gè)十六選一的數(shù)據(jù)選擇器。解：十六選一的數(shù)據(jù)選擇器的地址輸入端有四位，最高位A3的輸入可以由兩片八選一數(shù)據(jù)選擇器的使能端接非門來(lái)實(shí)現(xiàn)，低三位地址輸入端由兩片74LS151的地址輸入端相連而成，連接圖如下圖所示。當(dāng)A3＝0時(shí)，由下圖可知，低位片74LS151工作，A3A2A1A0選擇數(shù)據(jù)D0~D7輸出；A3＝1時(shí)，高位片工作，選擇D8~D15進(jìn)行輸出。

四、用數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯函數(shù)（一）基本原理和步驟原理：1.數(shù)據(jù)選擇器輸出信號(hào)邏輯表達(dá)式的一般形式；(如右)2.數(shù)據(jù)選擇器輸出信號(hào)邏輯表達(dá)式的主要特點(diǎn)：a.具有標(biāo)準(zhǔn)與或表達(dá)式的形式；b.提供了地址變量的全部最小項(xiàng)；c.一般情況下，Di可以當(dāng)成一個(gè)變量處理（取值為原變量、反變量、0或1）；d.受選通（使能）信號(hào)控制，當(dāng)時(shí)有效，時(shí)，Y=0。3.組合邏輯函數(shù)的標(biāo)準(zhǔn)表達(dá)式：最小項(xiàng)之和的標(biāo)準(zhǔn)式?；静襟E1.確定應(yīng)選用的數(shù)據(jù)選擇器：根據(jù)n=k-1選擇型號(hào)，n是選擇器地址碼的位數(shù)，k是函數(shù)變量個(gè)數(shù)。2.寫邏輯表達(dá)式：標(biāo)準(zhǔn)與或式和選擇器輸出信號(hào)的表達(dá)式。3.求數(shù)據(jù)選擇器輸入變量的表達(dá)式。4.畫連線圖。（二）應(yīng)用舉例例：畫出用數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)F=AB+BC+AC的連線圖.解：1.選擇數(shù)據(jù)選擇器n=k-1=3-1=2,選：4選1數(shù)據(jù)選擇器74LS153。2.寫標(biāo)準(zhǔn)與或式F=AB+BC+AC=ABC+ABC’+A’BC+AB’C4選1數(shù)據(jù)選擇器Y=A1’A0’D0+A1’A0D1+A1A0’D2+A1A0D33.選擇器輸入變量的表達(dá)式a.函數(shù)按A，B，C順序排列b.函數(shù)按B，C，A順序排列c.函數(shù)按A，C，B順序排列4.畫連線圖按降C排列3.4.8數(shù)據(jù)分配器數(shù)據(jù)分配器：能夠?qū)⒁粋€(gè)輸入數(shù)據(jù)，根據(jù)需要傳送到m個(gè)輸出端的其中任何一個(gè)進(jìn)行輸出的電路，也叫多路分配器，功能和數(shù)據(jù)選擇器相反。（發(fā)牌）一、1路-4路數(shù)據(jù)分配器：（一）邏輯抽象：輸入信號(hào)：1路輸入數(shù)據(jù)，用D表示；2個(gè)輸入控制信號(hào)，A0，A1表示；輸出信號(hào)：4個(gè)數(shù)據(jù)輸出端，用Y0，Y1，Y2，Y3表示。選擇控制信號(hào)A1，A0狀態(tài)約定當(dāng)A1A0=00時(shí)，選中輸出端Y0當(dāng)A1A0=01時(shí)，選中輸出端Y1當(dāng)A1A0=10時(shí)，選中輸出端Y2當(dāng)A1A0=11時(shí)，選中輸出端Y3真值表如下：DA1A0Y0Y1Y2Y3D00D000D010D00D1000D0D11000D邏輯表達(dá)式及邏輯圖一、譯碼器的應(yīng)用1、用譯碼器作數(shù)據(jù)分配器例如用2線—4線譯碼器作數(shù)據(jù)分配器：A1A0端：地址碼輸入端S端：數(shù)據(jù)D的輸入端Y3~Y0：數(shù)據(jù)輸出端把數(shù)據(jù)D=1010依次加在S端，10111110111011111100011011A1A0地址碼

輸出Y2=DY0=DY1010例如：令地址碼A1A0=10

結(jié)果只有Y2=1010功能表DY3Y2Y1Y0A0A1SY1=DY3=D3.5用中規(guī)模集成電路實(shí)現(xiàn)組合邏輯函數(shù)2、用譯碼器產(chǎn)生任意邏輯函數(shù)n線—2n線的譯碼器，可產(chǎn)生不多于n個(gè)變量的任意邏輯函數(shù)。1）方法步驟：2）注意：控制端的條件要滿足。函數(shù)變量的權(quán)位應(yīng)與所用譯碼器輸入代碼的權(quán)位相對(duì)應(yīng)；

所用譯碼器輸出1有效時(shí)，輸出端應(yīng)附加或門；

把原函數(shù)化為最小項(xiàng)之和形式；根據(jù)函數(shù)的變量數(shù)n，確定用n線——2n線譯碼器；所用譯碼器輸出0有效時(shí)，輸出端應(yīng)附加與非門。假設(shè)用圖示輸出1有效的3線—8線譯碼器產(chǎn)生此函數(shù)，則應(yīng)將Z式變?yōu)槿缦滦问剑喝绻幂敵?有效的3線—8線譯碼器74LS138產(chǎn)生此函數(shù)，例1：用譯碼器產(chǎn)生Z=ABC+AB解：≥1ZABC1譯碼器輸出端附加或門即可。則應(yīng)將Z式變?yōu)槿缦滦问剑鹤g碼器輸出端附加與非門即可。Z=ABC+ABC+ABC=m0+m6+m7

Y0+Y6+Y7Z=m0+m6+m7Z=m0+m6+m7=m0·m6·m7Y0·Y6·Y7Y7Y6Y5Y4Y3Y2Y1Y0SA2A1A074LS138Y7Y6Y5Y4Y3Y2Y1Y0S2S3S1A2A1A0ZABC1&例2：用一片74LS138實(shí)現(xiàn) 1位全加器的邏輯功能連接線路如圖。例3：用1片74LS139實(shí)現(xiàn)

1位全加器的邏輯功能。先將雙2線—4線連接成3線—8線譯碼器，再產(chǎn)生題示邏輯功能。已知1位全加器的邏輯表達(dá)式為74LS138Y7Y6Y5Y4Y3Y2Y1Y0S2S3S1A2A1A0&&1ABCISCO74LS139Y13Y12Y11Y10Y23Y22Y21Y20A20A21S2A10A11S2&&1ABCISCO二、數(shù)據(jù)選擇器的應(yīng)用具有n位地址碼的數(shù)據(jù)選擇器，可以產(chǎn)生不多于n+1個(gè)變量的任意邏輯函數(shù)。解：四選一數(shù)據(jù)選擇器的輸出表達(dá)式為：例：

用四選一數(shù)據(jù)選擇器產(chǎn)生三變量的

邏輯函數(shù)Z=ABC+ABC+ABY=A1A0D0+A1A0D1+A1A0D2+A1A0D3

將Z式寫成與Y式完全對(duì)應(yīng)的形式：對(duì)照Z(yǔ)式與Y式知，只要令：Z=根據(jù)替代關(guān)系連接線路A1A0D3D2D1D0SYABC+AB?0+ABC+AB?1ABC11ZA1=A，A0=B，D0=C，D1=0，D2=C，D3=1數(shù)據(jù)選擇器的輸出函數(shù)就是前式所表示的邏輯函數(shù)三、加法器的應(yīng)用加法器常用來(lái)進(jìn)行代碼轉(zhuǎn)換用一片74LS83把8421BCD碼轉(zhuǎn)換成余3碼。解：余3碼=8421BCD+0011余3碼8421BCD碼用一片74LS83,附加必要的門電路將8421BCD碼轉(zhuǎn)換成2421BCD碼。設(shè)計(jì)過(guò)程見下頁(yè)所以：如圖連接即可。74LS83B3B2B1B0A3A2A1A0S3S2S1S0CICO0011修正值例1：例2：2、修正電路的設(shè)計(jì)1、真值表（設(shè)計(jì)一覽表）74LS83的輸入74LS83的輸出8421BCDA3A2A1A0修正值B3B2B1B02421BCDS3S2S1S0000000010010001101000101011001111000100100000001001000110100101111001101111011110000000000000000000001100110011001100110觀察修正值可知：B3=0；B0=0；B2=B1=（A3A2A1A0）（A3A2A1A0）m5+m6+m7+m8+m9約束項(xiàng)：m10+m11+m12+m13+m14+m15=0解：3、修正電路輸