三極管的開關(guān)特性門電路教程演示文稿

三極管的開關(guān)特性門電路教程演示文稿現(xiàn)在是1頁\一共有61頁\編輯于星期二（優(yōu)選）三極管的開關(guān)特性門電路教程現(xiàn)在是2頁\一共有61頁\編輯于星期二2.2二極管和三極管的開關(guān)特性二極管導(dǎo)通條件及導(dǎo)通時(shí)的特點(diǎn):二極管截止條件及截止時(shí)的特點(diǎn):現(xiàn)在是3頁\一共有61頁\編輯于星期二現(xiàn)在是4頁\一共有61頁\編輯于星期二現(xiàn)在是5頁\一共有61頁\編輯于星期二較大的反向漂移電流

一般為納秒數(shù)量級出現(xiàn)大量的反向電流的原因：現(xiàn)在是6頁\一共有61頁\編輯于星期二

在數(shù)字電路中，三極管是作為開關(guān)使用的。三極管

截止相當(dāng)于開關(guān)斷開；三極管飽和相當(dāng)于開關(guān)閉合；因此我們最關(guān)心三極管截止和飽和時(shí)的情況。

一、開關(guān)特性2.2.2三極管的開關(guān)特性現(xiàn)在是7頁\一共有61頁\編輯于星期二圖2.2.6雙極型三極管的特性曲線

(a)輸入特性曲線(b)輸出特性曲線現(xiàn)在是8頁\一共有61頁\編輯于星期二圖2.2.8用圖解法分析圖2.2.7電路

(a)電路圖(b)作圖方法現(xiàn)在是9頁\一共有61頁\編輯于星期二截止.飽和條件:截止條件:飽和條件:現(xiàn)在是10頁\一共有61頁\編輯于星期二圖2.2.9雙極型三極管的開關(guān)等效電路

(a)截止?fàn)顟B(tài)(b)飽和導(dǎo)通狀態(tài)現(xiàn)在是11頁\一共有61頁\編輯于星期二圖2.3.1二極管與門2.3最簡單的與、或、非門電路現(xiàn)在是12頁\一共有61頁\編輯于星期二圖2.3.2二極管或門現(xiàn)在是13頁\一共有61頁\編輯于星期二圖2.3.3三極管非門（反相器）現(xiàn)在是14頁\一共有61頁\編輯于星期二

2.4TTL門電路

TTL（Transistor-Transistor-Logic)目前，我們使用的TTL門電路和中、小規(guī)模集成電路以74/54系列為主，包括做實(shí)驗(yàn)時(shí)所使用的芯片，都是這一系列產(chǎn)品。74/54系列又根據(jù)功耗的大小，速度的快慢等分為幾個(gè)子系列，如74SXX、74LSXX、74ALSXX、74HXX和74FXX等等。

（一）、TTL門電路我們以TTL與非門電路為例，分析一下TTL電路的特點(diǎn)，特別是輸出級的結(jié)構(gòu)，因?yàn)榇蠖鄶?shù)TTL門電路的輸出級都是這種結(jié)構(gòu)?，F(xiàn)在是15頁\一共有61頁\編輯于星期二圖2.4.1TTL反相器的典型電路現(xiàn)在是16頁\一共有61頁\編輯于星期二非門內(nèi)部電路工作原理A

為0.2v5v

3.4V2.1v1v1v0.9v1.4v0.7v0.3v3.6v0.5v現(xiàn)在是17頁\一共有61頁\編輯于星期二2、推拉輸出電路

推拉輸出電路：推拉輸出因T4和T5你通我止，你止我通而得名。它也叫圖騰柱（Totempole）輸出，有源上拉電路（Activepull-up）。

本推拉輸出電路由T4、T5、D2及R4組成，它的特點(diǎn)是無論輸出電平是高是低，輸出阻抗始終較低，負(fù)載能力強(qiáng)。同時(shí)，電路轉(zhuǎn)換速度快。此電路相當(dāng)于反相器電路有一個(gè)阻值可變的集電極電阻RC，三極管飽和時(shí)變大，有利于加大飽和程度，降低輸出電壓；三極管截止時(shí)變小，有利于三極管退出飽和，降低高電平輸出阻抗?，F(xiàn)在是18頁\一共有61頁\編輯于星期二二、TTL非門的主要外部特性

1、電壓傳輸特性V0隨Vi變化的規(guī)律

ab段：截止區(qū)Vi<0.6vV0=VHbc段：線性區(qū)VI=0.6~1.3V0隨VI增加線性下降。cd段：轉(zhuǎn)折區(qū)VI>1.3v以后V0加速下降。de段：飽和區(qū)VI增大。現(xiàn)在是19頁\一共有61頁\編輯于星期二2.4.4其它TTL門圖2.4.20TTL與非門電路現(xiàn)在是20頁\一共有61頁\編輯于星期二圖2.4.22TTL或非門電路現(xiàn)在是21頁\一共有61頁\編輯于星期二圖2.4.23TTL與或非門現(xiàn)在是22頁\一共有61頁\編輯于星期二圖2.4.24TTL異或門現(xiàn)在是23頁\一共有61頁\編輯于星期二圖2.4.25推拉式輸出級并聯(lián)的情況二、OC門現(xiàn)在是24頁\一共有61頁\編輯于星期二圖2.4.26集電極開路與非門的電路和圖形符號現(xiàn)在是25頁\一共有61頁\編輯于星期二圖2.4.27OC門輸出并聯(lián)的接法及邏輯圖OC門電路可以實(shí)現(xiàn)線與，高電壓、大電流的驅(qū)動能力很強(qiáng)，但失去了推拉功耗低、輸出速度快的優(yōu)點(diǎn)?，F(xiàn)在是26頁\一共有61頁\編輯于星期二圖2.4.31三態(tài)輸出門的電路圖和圖形符號

（a）控制端高電平有效（b）控制端低電平有效三、三態(tài)門Enable:控制端，又稱使能端現(xiàn)在是27頁\一共有61頁\編輯于星期二三態(tài)輸出門

三態(tài)：電路輸出端可以處于三種狀態(tài)：高電平、低電平和懸空態(tài)。

推拉輸出的特點(diǎn)是T4、T5輪流導(dǎo)通，如果我們使T4、T5全都截止，則輸出端處于懸空態(tài)，也稱高阻態(tài)?，F(xiàn)在是28頁\一共有61頁\編輯于星期二圖2.4.32用三態(tài)輸出門接成總線結(jié)構(gòu)現(xiàn)在是29頁\一共有61頁\編輯于星期二圖2.4.33用三態(tài)輸出門實(shí)現(xiàn)數(shù)據(jù)的雙向傳輸現(xiàn)在是30頁\一共有61頁\編輯于星期二現(xiàn)在是31頁\一共有61頁\編輯于星期二2.6CMOS門電路2.6.1、CMOS反相器工作原理

CMOS電路的結(jié)構(gòu)特點(diǎn)是：一個(gè)N溝道管和一個(gè)P溝道管配對使用，即N、P互補(bǔ)（Comp-lementary）。P管作負(fù)載管，N管作輸入管，兩管柵極接在一起。

注意：P溝的開啟電壓是負(fù)值柵極電壓要低于源極。兩管導(dǎo)通時(shí)的電阻較小為RON兩管截止時(shí)的電阻很大為ROFF

現(xiàn)在是32頁\一共有61頁\編輯于星期二N溝道增強(qiáng)型和P溝道增強(qiáng)型現(xiàn)在是33頁\一共有61頁\編輯于星期二(1)當(dāng)輸入電壓VI為低電平時(shí)，VI=0T1管導(dǎo)通，T2管截止，輸出電壓V0為：

VDD

(2)當(dāng)輸入電壓VI為高電平時(shí)，VI=VDDT1管截止，T2管導(dǎo)通，輸出電壓V0為：0v

與TTL反相器相比，輸出高電平更高(=VDD)，穩(wěn)態(tài)時(shí)，且總有一個(gè)管子是截止的，工作電流極小，功耗極低?，F(xiàn)在是34頁\一共有61頁\編輯于星期二圖2.6.2CMOS反相器的電壓傳輸特性現(xiàn)在是35頁\一共有61頁\編輯于星期二圖2.6.3CMOS反相器的電流傳輸特性現(xiàn)在是36頁\一共有61頁\編輯于星期二圖2.6.4不同VDD下CMOS反相器的噪聲容限現(xiàn)在是37頁\一共有61頁\編輯于星期二圖2.6.5CMOS反相器輸入端噪聲容限與VDD的關(guān)系現(xiàn)在是38頁\一共有61頁\編輯于星期二圖2.6.6CMOS反相器的輸入保護(hù)電路

（a）CC4000系列的輸入保護(hù)電路

（b）74HC系列的輸入保護(hù)電路現(xiàn)在是39頁\一共有61頁\編輯于星期二圖2.6.7CMOS反相器的輸入特性

（a）圖2.6.6(a)電路的輸入特性

（b）圖2.6.6(b)電路的輸入特性現(xiàn)在是40頁\一共有61頁\編輯于星期二圖2.6.8vO=VOL時(shí)CMOS反相器的工作狀態(tài)現(xiàn)在是41頁\一共有61頁\編輯于星期二圖2.6.9CMOS反相器的低電平輸出特性現(xiàn)在是42頁\一共有61頁\編輯于星期二圖2.6.10vO=VOH時(shí)CMOS反相器的工作狀態(tài)現(xiàn)在是43頁\一共有61頁\編輯于星期二圖2.6.11CMOS反相器的高電平輸出特性現(xiàn)在是44頁\一共有61頁\編輯于星期二圖2.6.12CMOS反相器傳輸延遲時(shí)間的定義現(xiàn)在是45頁\一共有61頁\編輯于星期二圖2.6.13VDD和CL對傳輸延遲時(shí)間的影響現(xiàn)在是46頁\一共有61頁\編輯于星期二圖2.6.14CMOS反相器的交流噪聲容限現(xiàn)在是47頁\一共有61頁\編輯于星期二圖2.6.15CMOS反相器的瞬時(shí)導(dǎo)通電流現(xiàn)在是48頁\一共有61頁\編輯于星期二圖2.6.16CMOS反相器對負(fù)載電容的充、放電電流現(xiàn)在是49頁\一共有61頁\編輯于星期二圖2.6.17CMOS反相器的靜態(tài)漏電流

（a）vI=0（b）vI=VDD現(xiàn)在是50頁\一共有61頁\編輯于星期二圖2.6.18CMOS與非門現(xiàn)在是51頁\一共有61頁\編輯于星期二圖2.6.19CMOS或非門現(xiàn)在是52頁\一共有61頁\編輯于星期二圖2.6.20帶緩沖級的CMOS與非門電路現(xiàn)在是53頁\一共有61頁\編輯于星期二圖2.6.21帶緩沖級的CMOS或非門電路現(xiàn)在是54頁\一共有61頁\編輯于星期二圖2.6.22漏極開路輸出的與非門CC40107現(xiàn)在是55頁\一共有61頁\編輯于星期二圖2.6.23CMOS傳輸門的電路結(jié)構(gòu)和邏輯符號現(xiàn)在是56頁\一共有61頁\編輯于星期二圖2.6.24