實驗2IP核集成替換CPU

實驗2IP核集成替換CPU第一頁，共37頁。CourseOutline第二頁，共37頁。實驗?zāi)康?.掌握CPU的核心組成結(jié)構(gòu)：數(shù)據(jù)通路與控制器2.設(shè)計數(shù)據(jù)通路的ALU功能部件3.設(shè)計數(shù)據(jù)通路的寄存器功能部件3第三頁，共37頁。實驗環(huán)境實驗設(shè)備1.計算機（IntelCorei5以上，4GB內(nèi)存以上）系統(tǒng)

2.Spartan-3StarterKitBoard開發(fā)板

3.XilinxISE14.4及以上開發(fā)工具材料

無4第四頁，共37頁。CourseOutline第五頁，共37頁。實驗任務(wù)1.用IP核集成CPU并替換實驗三的CPU核此實驗在Exp03的基礎(chǔ)上完成2.設(shè)計數(shù)據(jù)通路部件并作時序仿真：ALURegisterFiles 6第六頁，共37頁。課程大綱第七頁，共37頁。各次實驗的思維體系第八頁，共37頁。第九頁，共37頁。d=fun(a,b);4a: 60910202 lds r22,0x02024e: 70910302 lds r23,0x020352: 80910002 lds r24,0x020056: 90910102 lds r25,0x02015a: 0e943800 call 0x70 ;0x70<fun>5e: 20910802 lds r18,0x020862: 3327 eor r19,r1964: 27fd sbrc r18,766: 3095 com r1968: 280f add r18,r246a: 391f adc r19,r25指令部分數(shù)據(jù)通道部分部分第十頁，共37頁。CPU控制器部分數(shù)據(jù)通道第二次實驗第三次實驗第四次實驗第十一頁，共37頁。第三次實驗：數(shù)據(jù)通道部分第十二頁，共37頁。第四次實驗：控制器部分（指令譯碼）第十三頁，共37頁。計算機體系結(jié)構(gòu)CPU內(nèi)存輸入輸出設(shè)備控制單元數(shù)據(jù)通路ALU運算器寄存器多路選擇器……硬件軟件輸入:PS2鼠標、SW開關(guān)、BUT按鍵輸出:VGA接口、7段譯碼管、LED燈顯示計算機系統(tǒng)第十四頁，共37頁。CPU部件之1-數(shù)據(jù)通路：Data_path數(shù)據(jù)通路CPU主要部件之一基本功能具有通用計算功能的算術(shù)邏輯部件具有通用目的寄存器具有通用計數(shù)所需的盡可能的路徑本實驗用IP軟核-Data_path核調(diào)用模塊Data_path.ngc核接口信號模塊(空文檔)：Data_path.v核模塊符號文檔：Data_path.sym第十五頁，共37頁。CPU部件之2-控制器：SCPU_ctrlSCPU_ctrlCPU主要部件之一基本功能指令譯碼產(chǎn)生操作控制信號：ALU運算控制產(chǎn)生指令所需的路徑選擇本實驗用IP軟核-SCPU_ctrl核調(diào)用模塊SCPU_ctrl.ngc核接口信號模塊(空文檔)：SCPU_ctrl.v核模塊符號文檔：SCPU_ctrl.sym第十六頁，共37頁。數(shù)據(jù)通道子模塊

1.ALU運算器部分

2.Registers部分第十七頁，共37頁。數(shù)據(jù)通路的功能部件之一：ALU實現(xiàn)5個基本運算整理邏輯實驗八的ALU邏輯圖輸入并仿真ZeroResultOverflowABAluOperationALUControlLinesFunctionnote000And兼容001Or兼容010Add兼容110Sub兼容111Setonlessthan100nor擴展101srl擴展011xor擴展第十八頁，共37頁。硬件描述參考代碼module

alu(inputA,B,

input[2:0]ALU_operation,

output[31:0]res, inputzero,overflow);wire[31:0]res_and,res_or,res_add,res_sub,res_nor,res_slt;

reg[31:0]res;

parameterone=32'h00000001,zero_0=32'h00000000;

assignres_and=A&B;

assignres_or=A|B;

assignres_add=A+B;

assignres_sub=A-B;

assignres_slt=(A<B)?one:zero_0;

always@(AorBorALU_operation)

case(ALU_operation) 3'b000:res=res_and; 3'b001:res=res_or; 3'b010:res=res_add; 3'b110:res=res_sub; 3'b100:res=~(A|B); 3'b111:res=res_slt;

default:res=32'hx;

endcase

assignzero=(res==0)?1:0;endmodulealways@(*)

case(ALU_operation) 3'b000:res=A&B; 3'b001:res=A|B; 3'b010:res=A+B; 3'b110:res=A-B; 3'b100:res=~(A|B);3'b111:res=(A<B)?one:zero_0;

default:res=32'hx;

endcase第十九頁，共37頁。數(shù)字系統(tǒng)的功能部件之一：Registerfiles實現(xiàn)32×32bit寄存器組優(yōu)化邏輯實驗Regs行為描述并仿真結(jié)果端口要求二個讀端口：R_addr_AR_addr_B一個寫端口，帶寫信號Wt_addrL_S第二十頁，共37頁。CourseOutline第二十一頁，共37頁。設(shè)計工程：OExp04-IP2CPU分解CPU為二個IP核在Exp03工基礎(chǔ)上用二個IP核構(gòu)建CPU頂層模塊延用Exp03模塊名：Top_OExp04_IP2CPU.sch邏輯實驗輸出模塊優(yōu)化ALU模塊優(yōu)化RegisterFiles模塊優(yōu)化第二十二頁，共37頁。設(shè)計要點實驗第一部分：IP核設(shè)計CPU--用二個第三方IP核集成CPU第二十三頁，共37頁。清理Exp03工程移除工程中的CPU核Exp03工程中移除CPU核關(guān)聯(lián)刪除工程中CPU核文件SCPU.ngc和SCPU.v文件在Project菜單中運行：

CleanupProjectFiles…建議用Exp03資源重建工程除CPU核命名：OExp04-IP2CPUExp03需要清理的核第二十四頁，共37頁。拷貝二個IP核的Symbol文件到當前工程目錄：增加SCPU_ctrl.sym、Data_path.sym拷貝二個IP軟核.ngc文檔到當前工程目錄：SCPU_ctrl.ngc、Data_path.ngc接口文件SCPU_ctrl.v、Data_path.v第二十五頁，共37頁。用邏輯原理圖輸入CPU設(shè)計第二十六頁，共37頁。Ex04工程代碼結(jié)構(gòu)Exp04完成CPU設(shè)計后的模塊調(diào)用關(guān)系第二十七頁，共37頁。實驗第二部分：邏輯原理圖輸入設(shè)計ALU第二十八頁，共37頁。邏輯原理圖輸入信號擴展模塊注意：加減器做減法時用補碼是±31位為了和無符號加法兼容需要擴展符號位定制符號非標準件第二十九頁，共37頁?？截愊铝心K符號到ALU工程目錄：（Exp01提供）and32、or32、ADC32、xor32、nor32、srl32、SignalExt_32、mux8to1_32、or_bit_32第三十頁，共37頁。ALU測試激勵參考代碼 A=32'hA5A5A5A5;

B=32'h5A5A5A5A; ALU_operation=3'b111;

#100; ALU_operation=3'b110;

#100;

ALU_operation=3'b101;

#100;

ALU_operation=3'b100; #100;

ALU_operation=3'b011;

#100;

ALU_operation=3'b010; #100;

ALU_operation=3'b001; #100;

ALU_operation=3'b000; #100;

A=32'h01234567;

B=32'h76543210; ALU_operation=3'b111;ALU模塊調(diào)用結(jié)構(gòu)仿真通過后封裝邏輯符號第三十一頁，共37頁。ALU_Simulation結(jié)果參考第三十二頁，共37頁。RTL-Schematic第三十三頁，共37頁。實驗第三部分：設(shè)計Registers組第三十四頁，共37頁。非常精練的參考代碼Moduleregs(inputclk,rst,L_S,

input[4:0]R_addr_A,R_addr_B,Wt_addr,

input[31:0]wt_data

output[31:0]rdata_A,rdata_B );reg[31:0]register[1:31]; //r1-r31integeri; assignrdata_A=(Rs_addr_A==0)?0:register[reg_Rd_addr_A]; //read assignrdata_B=(Rt_addr_B==0)?0:register[reg_Rt_addr_B]; //read always@(posedgeclkorposedgerst)beginif(rst==1)for(i=1;i<