微機(jī)原理與接口技術(shù)第4章總線02

微機(jī)原理與接口技術(shù)第4章總線02第一頁，共47頁?？偩€競爭總線的負(fù)載總線的驅(qū)動對總線驅(qū)動器的控制本節(jié)內(nèi)容：4.3總線的驅(qū)動與控制2第二頁，共47頁?？偩€競爭：同一總線上，同一時刻，有兩個或兩個以上的器件輸出其狀態(tài)。對TTL：4.3總線的驅(qū)動與控制一、總線競爭與負(fù)載總線0011門1門2此時總線上會是一種不高不低的非TTL電平，嚴(yán)重時會燒壞器件。3第三頁，共47頁。總線競爭：同一總線上，同一時刻，有兩個或兩個以上的器件輸出其狀態(tài)。對集電極開路輸出：線與邏輯

OC：OpenCollector4.3總線的驅(qū)動與控制一、總線競爭與負(fù)載A電路B電路01總線＋5VA→0，B→1不會燒壞器件，但B輸出的“1”信息會丟失。04第四頁，共47頁?？偩€競爭：同一總線上，同一時刻，有兩個或兩個以上的器件輸出其狀態(tài)。用三態(tài)電路，嚴(yán)格控制邏輯。4.3總線的驅(qū)動與控制一、總線競爭與負(fù)載總線00z1門1門2門1輸出控制門2輸出控制015第五頁，共47頁。總線的負(fù)載直流負(fù)載：為了能正常工作，CPU必須提供各個芯片正常工作所需的電流。4.3總線的驅(qū)動與控制一、總線競爭與負(fù)載6第六頁，共47頁。總線的負(fù)載直流負(fù)載：4.3總線的驅(qū)動與控制一、總線競爭與負(fù)載非OC門OC門7第七頁，共47頁。總線的負(fù)載直流負(fù)載：（手冊上給出的均為最大值）輸出高電平時，驅(qū)動門的IOH≥

輸出低電平時，驅(qū)動門的IOL≥4.3總線的驅(qū)動與控制一、總線競爭與負(fù)載驅(qū)動門負(fù)載門……IOHIIHIIHIIHIOLIILIILIIL8第八頁，共47頁。總線的負(fù)載直流負(fù)載4.3總線的驅(qū)動與控制一、總線競爭與負(fù)載74LSxx（TTL）74HCxx（CMOS）IIH/IIL0.02/0.4mA1/1μAIOH/IOL0.4/8mA4/4mA扇出數(shù)204000扇出數(shù)：驅(qū)動同類門的個數(shù)。9第九頁，共47頁。目前常用的74系列器件有關(guān)參數(shù)（來源自TI公司器件手冊）前綴說明工作電壓工藝典型傳輸速率最大驅(qū)動電流備注-IIL/IIH-IOH/IOLSN74AHC先進(jìn)的高速CMOS邏輯系列+2～+5.5vCMOS8.5ns-8/8mA與高速CMOS器件完全兼容SN74AHCT先進(jìn)的高速CMOS邏輯系列+5vCMOS8.5ns-2.5/2.5uA-8/8mA輸入與TTL電平兼容SN74HC高速CMOS邏輯系列+2～+6vCMOS25ns-1/1uA-8/8mASN74HCT高速CMOS邏輯系列+5vCMOS25ns-1/1uA-8/8mA輸入與TTL電平兼容SN74ACT先進(jìn)的CMOS邏輯系列+5vCMOS10ns-24mA/24mA輸入與TTL電平兼容SN74F高速邏輯系列+5v雙極型6.5ns-0.65mA/70uA-24mA/24mA與TTL器件完全兼容SN74ALS先進(jìn)的低功耗系列+5v雙極型10ns-15/24mA與TTL器件完全兼容10第十頁，共47頁。74系列器件TTL與CMOS工藝各參數(shù)之比較TTLCMOS7474LS74ALS74HC74HCTIIH（max）/IIL（max）0.04/1.6mA0.02/0.4mA0.02/0.1mA1/1uA1/1uAIOH（max）/IOL（max）0.4/16mA0.4/8mA0.4/8mA4/4mA4/4mAVIH（min）/VIL（max）2/0.8v2/0.8v2/0.8v3.5/1v2/0.8vVOH（min）/VOL（max）2.4/0.4v2.7/0.5v2.7/0.4v4.9/0.1v4.9/0.1v電源電壓Vcc4.75～5.25v4.75/5.25v4.75～5.25v2～6v2～6v平均傳輸延遲tpd9.5ns8ns2.5ns10ns13ns扇出數(shù)NO1020**

4000**

4000功耗Pd（mW）10420.80.511第十一頁，共47頁。總線的負(fù)載交流負(fù)載對MOS電路，IIL、IIH很小→主要考慮電容負(fù)載要求輸出門的負(fù)載電容CP滿足如下條件：CP≥（＋電路板布線引入的電容＋

傳輸線引入的電容＋……）4.3總線的驅(qū)動與控制一、總線競爭與負(fù)載負(fù)載門的輸入電容元件級總線、內(nèi)總線外總線12第十二頁，共47頁?？偩€的負(fù)載交流負(fù)載MOS電路每引腳的輸入電容約為10pf不推薦一個驅(qū)動門直接連接10各以上的MOS負(fù)載負(fù)載多→

加驅(qū)動器4.3總線的驅(qū)動與控制一、總線競爭與負(fù)載13第十三頁，共47頁?！纠磕抽T電路IIH＝0.1mA，IIL＝0.2mA，Cin＝5pFIOH＝16mA，IOL＝22mA，CP＝250pF①直流負(fù)載：高電平時16mA/0.1mA＝160個低電平時22mA/0.2mA＝110個②交流負(fù)載：250pF/5pF＝50個4.3總線的驅(qū)動與控制一、總線競爭與負(fù)載驅(qū)動自己，可驅(qū)動多少個門？110個50個理想情況14第十四頁，共47頁。4.3總線的驅(qū)動與控制二、總線驅(qū)動設(shè)計克服總線負(fù)載效應(yīng)（直流負(fù)載、交流負(fù)載）的辦法是用驅(qū)動器和緩沖器。對驅(qū)動器/緩沖器的要求：

扇出能力大引入延時可忽略有較高的噪聲容限噪聲容限：輸出正確的情況下，輸入端允許的最大噪聲水平。扇出能力：驅(qū)動同類門的個數(shù)。扇出能力＝Min（NOL，NOH）NOL——低電平輸出時的扇出數(shù)NOH——高電平輸出時的扇出數(shù)15第十五頁，共47頁。1.

幾種常用的芯片4.3總線的驅(qū)動與控制二、總線驅(qū)動設(shè)計單向驅(qū)動器（三態(tài)輸出）雙向驅(qū)動器（三態(tài)輸出）鎖存器（三態(tài)輸出）16第十六頁，共47頁。1.

幾種常用的芯片4.3總線的驅(qū)動與控制二、總線驅(qū)動設(shè)計單向驅(qū)動器（三態(tài)輸出）74LS24017第十七頁，共47頁。1.

幾種常用的芯片4.3總線的驅(qū)動與控制二、總線驅(qū)動設(shè)計雙向驅(qū)動器（三態(tài)輸出）用于DB，如74LS245、74ACT245/E為“0”時，

DIR=“0”，B→A

DIR=“1”，A→B/E為“1”時，A、B均為高阻，實現(xiàn)CPU與總線隔離。74LS245：IOH＝15mA，IOL=24mA，IIH＝0.1mA，IIL=0.2mA74ACT245：IOH＝24mA，IOL=24mA，IIH＝1uA，IIL=1uA18第十八頁，共47頁。1.

幾種常用的芯片4.3總線的驅(qū)動與控制二、總線驅(qū)動設(shè)計鎖存器（三態(tài)輸出）74LS37319第十九頁，共47頁。2.

系統(tǒng)總線的驅(qū)動與控制（以PC/XT為例）4.3總線的驅(qū)動與控制二、總線驅(qū)動設(shè)計A0～A7，A12～A19：74LS573，ALE鎖存

AEN輸出允許A8～A11：74LS245

AEN輸出允許數(shù)據(jù)總線：74LS245，DT/R方向控制；

DEN輸出允許20第二十頁，共47頁。2.

系統(tǒng)總線的驅(qū)動與控制（以PC/XT為例）4.3總線的驅(qū)動與控制二、總線驅(qū)動設(shè)計PC/XT微機(jī)的DMA應(yīng)答電路SSS總線封鎖DMA請求置“1”端清“0”端21第二十一頁，共47頁。3.

擴(kuò)展插件板（卡）的板內(nèi)驅(qū)動4.3總線的驅(qū)動與控制二、總線驅(qū)動設(shè)計利用板內(nèi)驅(qū)動將插件板的負(fù)載與系統(tǒng)總線相隔離→減少插件板對系統(tǒng)的影響

（地址總線、寫插件板時的數(shù)據(jù)總線：CPU→插件板）數(shù)據(jù)總線：讀插件板時，CPU←插件板CPU讀插件板→負(fù)載能力避免總線競爭

P131

原則：只有CPU讀本插件板時才允許通向系統(tǒng)總線的三態(tài)門導(dǎo)通，其它→高阻。22第二十二頁，共47頁。3.

擴(kuò)展插件板（卡）的板內(nèi)驅(qū)動4.3總線的驅(qū)動與控制二、總線驅(qū)動設(shè)計教材上的例子打印機(jī)插件板的驅(qū)動：接口異步通信插件板的板內(nèi)驅(qū)動：接口擴(kuò)展內(nèi)存插件板的板內(nèi)驅(qū)動：內(nèi)存PC機(jī)單色顯示器（卡）插件板的總線驅(qū)動：

內(nèi)存＋接口基本門電路譯碼PROM譯碼74LS138譯碼23第二十三頁，共47頁?！纠?】某內(nèi)存板，板內(nèi)地址為A0000H～FFFFFH，試畫出板內(nèi)雙向數(shù)據(jù)總線驅(qū)動與控制電路。防止總線競爭原則：

只有當(dāng)CPU讀本電路板內(nèi)的內(nèi)存地址時，才允許雙向驅(qū)動器指向系統(tǒng)總線的三態(tài)門是導(dǎo)通的。24第二十四頁，共47頁?！纠?】某內(nèi)存板，板內(nèi)地址為A0000H～FFFFFH，試畫出板內(nèi)雙向數(shù)據(jù)總線驅(qū)動與控制電路。對板內(nèi)內(nèi)存地址進(jìn)行分析，找出地址特征。

A0000H～FFFFFHA19A18A17A16A15A14……A01010xx……x1011xx……x1100xx……x1101xx……x1110xx……x1111xx……x“1”非“00”（至少有一位為“1”）25第二十五頁，共47頁。【例1】某內(nèi)存板，板內(nèi)地址為A0000H～FFFFFH，試畫出板內(nèi)雙向數(shù)據(jù)總線驅(qū)動與控制電路。設(shè)計譯碼電路，用來控制雙向數(shù)據(jù)總線驅(qū)動器，使之滿足防止總線競爭原則。（利用基本邏輯門譯碼）26第二十六頁，共47頁?！纠?】接口板板內(nèi)接口地址為5000H～7FFFH，試畫出板內(nèi)雙向數(shù)據(jù)總線驅(qū)動與控制電路。防止總線競爭原則：

只有當(dāng)CPU讀本電路板內(nèi)的內(nèi)存地址時，才允許雙向驅(qū)動器指向系統(tǒng)總線的三態(tài)門是導(dǎo)通的。地址：IOR：MEMW：數(shù)據(jù)：AEN：內(nèi)存地址來自I/O的數(shù)據(jù)DMA傳輸時序：I/O→內(nèi)存P109AEN=0：CPUAEN=1：DMA27第二十七頁，共47頁?！纠?】接口板板內(nèi)接口地址為5000H～7FFFH，試畫出板內(nèi)雙向數(shù)據(jù)總線驅(qū)動與控制電路。地址分析：根據(jù)地址特征，畫控制電路。

（利用3-8譯碼器譯碼）A15A14A13A12A11A10……A00101xx……x0110xx……x0111xx……x28第二十八頁，共47頁?！纠?】接口板板內(nèi)接口地址為5000H～7FFFH，試畫出板內(nèi)雙向數(shù)據(jù)總線驅(qū)動與控制電路。29第二十九頁，共47頁。【例3】某微型機(jī)電路板上有內(nèi)存C0000H～EFFFFH和接口A000H～BFFFH，試畫出該電路板板內(nèi)雙向數(shù)據(jù)總線驅(qū)動與控制電路。防止總線競爭原則：

只有當(dāng)CPU讀板內(nèi)內(nèi)存或讀板內(nèi)接口時，才允許雙向數(shù)據(jù)驅(qū)動器指向系統(tǒng)總線的三態(tài)門是導(dǎo)通的。30第三十頁，共47頁?！纠?】某微型機(jī)電路板上有內(nèi)存C0000H～EFFFFH和接口A000H～BFFFH，試畫出該電路板板內(nèi)雙向數(shù)據(jù)總線驅(qū)動與控制電路。地址分析（內(nèi)存地址、接口地址）畫驅(qū)動與

控制電路A19A18A17A16A15…A01100x…x1101x…x1110x…xA15A14A13A12A11…A01010x…x1011x…x4、5、6“1”“101”31第三十一頁，共47頁。32第三十二頁，共47頁。幾種可供選擇的譯碼方式：基本門電路74LS138譯碼PROMCPLD、FPGA33第三十三頁，共47頁?！靖健縊C門上拉電阻RP的計算輸出輸入OC門34第三十四頁，共47頁?！靖健縊C門上拉電阻RP的計算當(dāng)所有OC門器件均輸出為高時，必須保證VOH不低于2.7V。（此時，流入OC門的電流由m個OC門共同分擔(dān)）35第三十五頁，共47頁?！靖健縊C門上拉電阻RP的計算當(dāng)只有一個OC門器件輸出為低時，必須保證VOL不高于0.5V（此時，輸出為低的OC門必須承受電路中的全部電流，其他幾個OC門中無電流，RP限流）所以電阻選取應(yīng)在625～1.8K之間。→

電容→

開關(guān)速度36第三十六頁，共47頁。微機(jī)原理及接口技術(shù)第4章總線4.4總線的工程設(shè)計問題第三十七頁，共47頁。設(shè)計總線要考慮的問題：不發(fā)生總線競爭總線負(fù)載交叉串?dāng)_延時反射4.4總線的工程設(shè)計問題38第三十八頁，共47頁。產(chǎn)生原因：總線間存在線間的寄生電容。

高頻脈沖信號→從一條總線耦合到另一條總線信號頻率高→總線本身可看成一個小電感：

信號電流→產(chǎn)生磁場→耦合到另一條線的電感上→產(chǎn)生干擾電壓如何減少串?dāng)_

主要考慮電容的影響→如何減少總線間的寄生電容4.4總線的工程設(shè)計問題一、總線交叉串?dāng)_39第三十九頁，共47頁。如何減少串?dāng)_減少總線長度→分布電容↓→串?dāng)_↓增加總線間的距離；強(qiáng)電、弱電信號分開布設(shè)降低總線上的負(fù)載兩條信號線間加上一條地線→將線間耦合電容轉(zhuǎn)化為對地電容→增加了交流負(fù)載減少總線的平行走向圓滑脈沖信號的邊緣（滿足正常工作的情況下）→DS3662：總線優(yōu)化器采用雙絞線

→線與線產(chǎn)生的磁場相互/部分地抵消4.4總線的工程設(shè)計問題一、總線交叉串?dāng)_40第四十頁，共47頁?？偩€優(yōu)化器：DS366241第四十一頁，共47頁。P136解決辦法：盡量減少總線長度。

對時間要求嚴(yán)格的插件板盡量靠近主板或CPU。選用延時小、輸入輸出電容小、驅(qū)動能力強(qiáng)的元器件。4.4總線的工程設(shè)計問題二、總線的