單元七數(shù)字電路基礎(chǔ)

單元七數(shù)字電路基礎(chǔ)第1頁(yè)，共61頁(yè)，2023年，2月20日，星期一課題一數(shù)字電路基本知識(shí)一、數(shù)字信號(hào)和數(shù)字電路1．模擬信號(hào)和數(shù)字信號(hào)圖7-1模擬信號(hào)和數(shù)字信號(hào)的波形（a）模擬信號(hào)波形（b）數(shù)字信號(hào)波形第2頁(yè)，共61頁(yè)，2023年，2月20日，星期一2．?dāng)?shù)字信號(hào)的主要參數(shù)（1）脈沖幅度Um（或A）。（2）脈沖信號(hào)周期T。（3）脈沖寬度τ。（4）占空比D。脈沖寬度τ與脈沖周期T之比稱(chēng)為脈沖的占空比，D=τ/T。圖7-2正脈沖及脈沖參數(shù)第3頁(yè)，共61頁(yè)，2023年，2月20日，星期一模擬電路與數(shù)字電路的區(qū)別※工作任務(wù)不同：模擬電路研究的是輸出與輸入信號(hào)之間的大小、相位、失真等方面的關(guān)系；數(shù)字電路主要研究的是輸出與輸入間的邏輯關(guān)系（因果關(guān)系）。模擬電路中的三極管工作在線性放大區(qū),是一個(gè)放大元件；數(shù)字電路中的三極管工作在飽和或截止?fàn)顟B(tài),起開(kāi)關(guān)作用。因此，基本單元電路、分析方法及研究的范圍均不同?！龢O管的工作狀態(tài)不同：第4頁(yè)，共61頁(yè)，2023年，2月20日，星期一1．二進(jìn)制數(shù)和二進(jìn)制碼（1）二進(jìn)制數(shù)。只用0和1兩個(gè)數(shù)碼，按照一定規(guī)律排列來(lái)表示數(shù)值大小的，計(jì)數(shù)時(shí)以二為基數(shù)，“逢二進(jìn)一”。二進(jìn)制數(shù)的運(yùn)算法則（符合交換律）：

0+0=00+1=11+1=100×0=01×0=01×1=1【課堂互動(dòng)】1101B轉(zhuǎn)換成十進(jìn)制數(shù)怎樣轉(zhuǎn)換？將十進(jìn)制數(shù)46怎么轉(zhuǎn)換成二進(jìn)制數(shù)？（2）二進(jìn)制代碼。二進(jìn)制代碼與二進(jìn)制數(shù)是不同的。

二、數(shù)制和編碼第5頁(yè)，共61頁(yè)，2023年，2月20日，星期一2．二——十進(jìn)制碼（BCD碼）BCD8421編碼是選用四位二進(jìn)制碼的前10個(gè)代碼0000～1001來(lái)表示十進(jìn)制數(shù)的0～9這10個(gè)數(shù)碼。此編碼的特點(diǎn)如下：（1）這種編碼實(shí)際上就是4位二進(jìn)制數(shù)的前10個(gè)代碼的組合，每組（4位）內(nèi)8421碼符合二進(jìn)制規(guī)則，而組與組之間則是十進(jìn)制，即按其自然順序所對(duì)應(yīng)的十進(jìn)制數(shù)每一位的表示和通常的二進(jìn)制相同。例如，十進(jìn)制數(shù)145的BCD8421碼形式為：

(145)10=(000101000101)84218421碼與十進(jìn)制數(shù)的轉(zhuǎn)換：

（011101001001）8421=（749）10

第6頁(yè)，共61頁(yè)，2023年，2月20日，星期一（2）它是一種有權(quán)碼。4位二進(jìn)制編碼中由高位到低位的權(quán)依次是23、22、21、20（即8、4、2、1），故稱(chēng)為8421碼。(3)在這種編碼中，1010～1111這6種組合狀態(tài)（即從10～15這6個(gè)十進(jìn)制數(shù)的二進(jìn)制碼）是不允許出現(xiàn)的，稱(chēng)為禁止碼。在汽車(chē)電子儀表顯示電路中，經(jīng)常要將信息轉(zhuǎn)換成8421碼，然后進(jìn)行顯示?！菊n堂互動(dòng)】寫(xiě)出35的二進(jìn)制數(shù)，若用BCD8421碼表示應(yīng)為多少？一個(gè)十進(jìn)制數(shù)BCD8421碼為：“000101101000”，這個(gè)十進(jìn)制數(shù)為多少？第7頁(yè)，共61頁(yè)，2023年，2月20日，星期一課題二邏輯代數(shù)及運(yùn)算規(guī)則一、邏輯和邏輯代數(shù)1．邏輯邏輯是指事物的原因（條件）與結(jié)果的關(guān)系，即因果關(guān)系。數(shù)字電路其實(shí)就是利用電路的輸入信號(hào)來(lái)反映條件，用輸出信號(hào)反映結(jié)果，從而使電路的輸入、輸出之間代表了一定的邏輯關(guān)系，因此，數(shù)字電路又稱(chēng)為邏輯電路。2．邏輯代數(shù)邏輯代數(shù)就是用以描述邏輯關(guān)系，反映邏輯變量運(yùn)算規(guī)律的數(shù)學(xué)，它是按照一定的邏輯規(guī)律進(jìn)行運(yùn)算的。第8頁(yè)，共61頁(yè)，2023年，2月20日，星期一3．邏輯代數(shù)與普通代數(shù)的區(qū)別（1）邏輯代數(shù)中所有變量只允許取兩個(gè)值“0”和“1”（沒(méi)有中間值）。（2）邏輯代數(shù)中變量的取值（0和1）并不表示數(shù)量的大小，它只用來(lái)表示兩種對(duì)立的邏輯狀態(tài)。如果用0表示開(kāi)關(guān)閉合，則1就表示開(kāi)關(guān)斷開(kāi)；如果用0表示無(wú)信號(hào)，則1就表示有信號(hào)；如果用0表示邏輯假，則1就表示邏輯真等等。（3）在邏輯代數(shù)中，只有三種基本的邏輯運(yùn)算，即“與”運(yùn)算、“或”運(yùn)算、“非”運(yùn)算。其他邏輯運(yùn)算都是通過(guò)這三種基本運(yùn)算的組合來(lái)實(shí)現(xiàn)的。第9頁(yè)，共61頁(yè)，2023年，2月20日，星期一二、三種基本邏輯運(yùn)算1．“與”邏輯和“與”運(yùn)算（1）“與”邏輯。當(dāng)決定某一事件的所有條件（前提）都具備時(shí)，該事件才會(huì)發(fā)生（結(jié)論），這種結(jié)論與前提的邏輯關(guān)系稱(chēng)為“與”邏輯關(guān)系。圖7-4兩個(gè)串聯(lián)開(kāi)關(guān)控制指示燈的電路（2）“與”運(yùn)算。實(shí)現(xiàn)“與”邏輯關(guān)系的運(yùn)算稱(chēng)為“與”運(yùn)算。運(yùn)算符號(hào)為“·”，通?？梢允÷?。“與”運(yùn)算又稱(chēng)邏輯乘。F=A?B=AB

第10頁(yè)，共61頁(yè)，2023年，2月20日，星期一0?0=00?1=01?0=01?1=1與邏輯運(yùn)算規(guī)則—

邏輯乘2．“或”邏輯和“或”運(yùn)算（1）“或”邏輯。在決定某一事件的各個(gè)條件中，只要有一個(gè)或一個(gè)以上的條件具備，該事件就會(huì)發(fā)生，這種邏輯關(guān)系稱(chēng)為“或”邏輯關(guān)系。圖7-5兩個(gè)并聯(lián)開(kāi)關(guān)控制指示燈的電路第11頁(yè)，共61頁(yè)，2023年，2月20日，星期一（2）“或”運(yùn)算。實(shí)現(xiàn)“或”邏輯關(guān)系的運(yùn)算稱(chēng)為“或”運(yùn)算。運(yùn)算符號(hào)為“+”，因此，“或”運(yùn)算又稱(chēng)邏輯加?；蜻壿嬯P(guān)系表示式

F=A＋B

或邏輯運(yùn)算規(guī)則—

邏輯加0+0=00+1=11+0=11+1=1第12頁(yè)，共61頁(yè)，2023年，2月20日，星期一3．“非”邏輯和“非”運(yùn)算（1）“非”邏輯。在邏輯問(wèn)題中，若條件具備時(shí)，事件不發(fā)生；而當(dāng)條件不具備時(shí)，該事件必然發(fā)生，這種結(jié)論與前提完全相反的邏輯關(guān)系稱(chēng)為“非”邏輯關(guān)系。圖7-6開(kāi)關(guān)與燈泡并聯(lián)電路非邏輯關(guān)系表示式:

F＝A運(yùn)算規(guī)則：0＝11＝0非邏輯—邏輯反第13頁(yè)，共61頁(yè)，2023年，2月20日，星期一三、邏輯代數(shù)的基本運(yùn)算規(guī)則1．邏輯代數(shù)的基本運(yùn)算規(guī)則0·A=01·A=A0+A=A【想一想】每個(gè)邏輯變量的取值有幾個(gè)？你能驗(yàn)證上述運(yùn)算法則的正確性嗎？第14頁(yè)，共61頁(yè)，2023年，2月20日，星期一2．邏輯代數(shù)的基本定律（1）交換律:

A+B=B+A

AB=BA（2）結(jié)合律:

A+B+C=(A+B)+C=A+(B+C)

ABC=(AB)C=A(BC)第15頁(yè)，共61頁(yè)，2023年，2月20日，星期一（3）分配律:A(B+C)=AB+ACA+BC=(A+B)(A+C)求證:（分配律第2條）A+BC=(A+B)(A+C)證明:右邊=(A+B)(A+C)=AA+AB+AC+BC;分配律=A+A(B+C)+BC;結(jié)合律,AA=A=A(1+B+C)+BC;結(jié)合律=A?1+BC;1+B+C=1=A+BC;A?1=1=左邊第16頁(yè)，共61頁(yè)，2023年，2月20日，星期一混合變量吸收規(guī)則:AB+AC+BC=AB+AC+(A+A)BC=AB+AC+ABC+ABC=AB(1+C)+AC(1+B)=AB+ACAB+AB=AAB+AC+BC=AB+AC證明:第17頁(yè)，共61頁(yè)，2023年，2月20日，星期一（4）反演定理（德摩根定理）A?B=A+B

A+B=A?B用真值表證明ABA?BA+B1110000110111110證明:第18頁(yè)，共61頁(yè)，2023年，2月20日，星期一吸收規(guī)則原變量吸收規(guī)則:反變量吸收規(guī)則:A+AB=A+BA+AB=A+B注:紅色變量被吸收掉！A+AB=A+AB+AB=A+(A+A)B=A+1?B;A+A=1=A+BA+AB=A證明:3．兩個(gè)常用的公式第19頁(yè)，共61頁(yè)，2023年，2月20日，星期一課題三基本邏輯門(mén)電路一、二極管與門(mén)電路圖7-7二極管與門(mén)電路及其邏輯符號(hào)（a）電路圖（b）邏輯符號(hào)圖000010100111ABY=AB與門(mén)邏輯真值表第20頁(yè)，共61頁(yè)，2023年，2月20日，星期一二、二極管或門(mén)電路圖7-8二極管或門(mén)電路及其邏輯圖（a）電路圖（b）邏輯圖000011101111ABY=A+B或門(mén)邏輯真值表

Y=A＋B

第21頁(yè)，共61頁(yè)，2023年，2月20日，星期一三、三極管非門(mén)電路圖7-9三極管非門(mén)電路及其邏輯圖（a）電路圖（b）邏輯圖輸入輸出電平對(duì)應(yīng)表UAUO（Y）01(三極管截止)10(三極管飽和)三極管反相器電路實(shí)現(xiàn)“非”邏輯關(guān)系。非邏輯真值表AY0110第22頁(yè)，共61頁(yè)，2023年，2月20日，星期一四、“與非門(mén)”電路圖7-10與非門(mén)的邏輯結(jié)構(gòu)及邏輯符號(hào)（a）邏輯結(jié)構(gòu)（b）邏輯符號(hào)（c）三極管與非門(mén)電路圖表示式：Y=ABY=ABC多個(gè)邏輯變量時(shí):表7-6與非門(mén)邏輯狀態(tài)表ABA·BY0011010100011110第23頁(yè)，共61頁(yè)，2023年，2月20日，星期一圖7-1174LS00與非門(mén)芯片引腳圖74系列的與非門(mén)有多種型號(hào)，例如：74LS00（四2輸入與非門(mén)）、74LS10（三3輸入與非門(mén)）等。與非門(mén)的輸入端也可以不只兩個(gè)，輸出端卻只有一個(gè)。第24頁(yè)，共61頁(yè)，2023年，2月20日，星期一五、或非門(mén)電路實(shí)現(xiàn)“或非”復(fù)合運(yùn)算的電路稱(chēng)或非門(mén)電路，是先求或、再求非的運(yùn)算，相當(dāng)于在或門(mén)的基礎(chǔ)上，再加一個(gè)非門(mén)。圖7-12或非門(mén)的邏輯結(jié)構(gòu)及邏輯符號(hào)（a）邏輯結(jié)構(gòu)（b）邏輯符號(hào)（c）三極管或非門(mén)電路圖第25頁(yè)，共61頁(yè)，2023年，2月20日，星期一或非門(mén)表示式：Y=A+B多個(gè)邏輯變量時(shí):Y=A+B+C

真值表ABABY0001011010101110第26頁(yè)，共61頁(yè)，2023年，2月20日，星期一真值表特點(diǎn):相同則0,不同則1

真值表

ABABABY00000011011001111000Y=AB=AB+AB表示式：=1ABY符號(hào)：※六、異或門(mén)電路第27頁(yè)，共61頁(yè)，2023年，2月20日，星期一常用的集成電路異或門(mén)芯片為74LS86（四2輸入異或門(mén)），其邏輯符號(hào)和引腳圖見(jiàn)圖7-14。圖7-1474LS86邏輯符號(hào)和引腳圖（a）邏輯符號(hào)（b）引腳圖第28頁(yè)，共61頁(yè)，2023年，2月20日，星期一※七、與或非門(mén)圖7-15與或非門(mén)的邏輯結(jié)構(gòu)及邏輯符號(hào)（a）邏輯結(jié)構(gòu)（b）邏輯符號(hào)與或非門(mén)表達(dá)的“與或非”邏輯運(yùn)算表達(dá)式第29頁(yè)，共61頁(yè)，2023年，2月20日，星期一課題四集成邏輯門(mén)電路集成邏輯門(mén)電路包含三種數(shù)字集成電路技術(shù)，分別是TTL電路、CMOS電路、ECL電路。TTL（Transistor-Transistor-Logic，晶體管―晶體管―邏輯）電路是輸入端和輸出端都采用雙極型三極管構(gòu)成的邏輯電路，也稱(chēng)為晶體管―晶體管―邏輯電路。一、TTL門(mén)電路（1）TTL與非門(mén)電路結(jié)構(gòu)它由三部分組成。

第30頁(yè)，共61頁(yè)，2023年，2月20日，星期一圖7-16TTL與非門(mén)電路和多發(fā)射極三極管V1的等效電路（a）TTL與非門(mén)電路（b）V1的等效電路（2）TTL與非門(mén)電路工作原理第31頁(yè)，共61頁(yè)，2023年，2月20日，星期一（3）TTL與非門(mén)電路的主要參數(shù)①輸出高電平UOH。②輸出低電平UOL。③輸入短路電流IIS。④高電平輸入電流IIH。⑤輸入高電平最小值UIHmin。⑥輸入低電平最大值UILmax。⑦平均傳輸時(shí)間tpd。第32頁(yè)，共61頁(yè)，2023年，2月20日，星期一2．TTL非門(mén)圖7-18TTL非門(mén)電路及74LS04引腳分配圖第33頁(yè)，共61頁(yè)，2023年，2月20日，星期一二、CMOS門(mén)電路1．CMOS非門(mén)電路CMOS非門(mén)電路也稱(chēng)CMOS反相器，電路如圖7-19a所示。圖7-19CMOS非門(mén)電路及其等效電路第34頁(yè)，共61頁(yè)，2023年，2月20日，星期一CMOS非門(mén)的主要特點(diǎn)如下：（1）靜態(tài)功耗小。（2）靜態(tài)傳輸特性好，抗干擾能力強(qiáng)。（3）允許的電源電壓波動(dòng)范圍大。（4）CMOS電路的主要缺點(diǎn)是輸入端容易被靜電擊穿，在使用不當(dāng)時(shí)容易損壞。圖7-20CMOS反相器電壓傳輸特性第35頁(yè)，共61頁(yè)，2023年，2月20日，星期一2．CMOS與非門(mén)圖7-21CMOS與非門(mén)電路若A、B當(dāng)中有一個(gè)或全為低電平0時(shí)，VN1、VN2中有一個(gè)或全部截止，VP1、VP2中有一個(gè)或全部導(dǎo)通，輸出Y為高電平1。只有當(dāng)輸入A、B全為高電平1時(shí)，VN1和VN2才會(huì)都導(dǎo)通，VP1和VP2才會(huì)都截止，輸出Y才會(huì)為低電平0?？梢?jiàn)電路實(shí)現(xiàn)了“與非”邏輯功能。第36頁(yè)，共61頁(yè)，2023年，2月20日，星期一課題五觸發(fā)器觸發(fā)器電路是一種具有記憶能力的基本邏輯單元，它有兩個(gè)不同的穩(wěn)定狀態(tài)，分別稱(chēng)為“0”狀態(tài)、“1”狀態(tài)，可用來(lái)記憶邏輯“0”、“1”兩種信息狀態(tài)，起到信息的接收、存儲(chǔ)、傳輸?shù)淖饔?。觸發(fā)器按其穩(wěn)定工作狀態(tài)可分為雙穩(wěn)態(tài)觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器、無(wú)穩(wěn)態(tài)觸發(fā)器（多諧振蕩器）等。按其功能可分為RS觸發(fā)器、JK觸發(fā)器和D觸發(fā)器等。一、RS觸發(fā)器第37頁(yè)，共61頁(yè)，2023年，2月20日，星期一1．基本RS觸發(fā)器圖7-22基本RS觸發(fā)器邏輯電路及符號(hào)（a）邏輯圖（b）邏輯符號(hào)Q,Q輸出端SD—SET直接置位端RD—RESET直接復(fù)位端第38頁(yè)，共61頁(yè)，2023年，2月20日，星期一表7-9基本RS觸發(fā)器邏輯狀態(tài)表RDSDQ邏輯功能1010011010保持不穩(wěn)定置1置0保持不允許第39頁(yè)，共61頁(yè)，2023年，2月20日，星期一RD=0同時(shí)SD=1時(shí),Q=0。故RD稱(chēng)為復(fù)位端,或稱(chēng)為清0端SD=0同時(shí)RD=1時(shí),Q=1。故SD稱(chēng)為置位端,或稱(chēng)為置1端保持：指R、S從01或10變成11時(shí),輸出端狀態(tài)不變不穩(wěn)定：指RD、SD同時(shí)從00變成11時(shí),輸出端狀態(tài)不定設(shè)計(jì)電路時(shí)此種情況應(yīng)避免第40頁(yè)，共61頁(yè)，2023年，2月20日，星期一R-S觸發(fā)器特點(diǎn):(1)具有兩個(gè)穩(wěn)態(tài)(Q=0,Q=1或Q=1,Q=0),稱(chēng)為雙穩(wěn)態(tài)觸發(fā)器.(2)可觸發(fā)使之翻轉(zhuǎn)(使RD、SD之一為0時(shí)可翻轉(zhuǎn)).(3)具有記憶功能(RD、SD都為1時(shí)，保持原來(lái)狀態(tài)).第41頁(yè)，共61頁(yè)，2023年，2月20日，星期一2．同步RS觸發(fā)器圖7-23同步RS觸發(fā)器邏輯電路及符號(hào)（a）邏輯圖（b）邏輯符號(hào)同步RS觸發(fā)器由G1和G2構(gòu)成基本RS觸發(fā)器，兩個(gè)與非門(mén)G3和G4做引導(dǎo)門(mén)（控制門(mén)）；SD為直接置位端，RD為直接復(fù)位端，也稱(chēng)它們?yōu)楫惒捷斎攵?；R、S分別是置0和置1的數(shù)據(jù)輸入端，也稱(chēng)為同步輸入端。第42頁(yè)，共61頁(yè)，2023年，2月20日，星期一表7-10同步RS觸發(fā)器邏輯狀態(tài)表CPRSQN+1邏輯功能01111×0101×1001×10Qn不定禁止工作置1置0保持不允許注：×表示任意狀態(tài)第43頁(yè)，共61頁(yè)，2023年，2月20日，星期一※二、JK觸發(fā)器圖7-24主從型JK觸發(fā)器（a）邏輯圖（b）邏輯符號(hào)第44頁(yè)，共61頁(yè)，2023年，2月20日，星期一表7-11JK觸發(fā)器邏輯狀態(tài)表JKQn+1

邏輯功能00Qn保持010置0101置111記數(shù)（翻轉(zhuǎn)）第45頁(yè)，共61頁(yè)，2023年，2月20日，星期一※三、D觸發(fā)器圖7-25D觸發(fā)器（a）邏輯符號(hào)（b）工作波形圖D觸發(fā)器又稱(chēng)數(shù)據(jù)鎖存器，它只有一個(gè)同步輸入端D。第46頁(yè)，共61頁(yè)，2023年，2月20日，星期一表7-12D觸發(fā)器邏輯狀態(tài)表DQnQn+1邏輯功能000100置0110111置1第47頁(yè)，共61頁(yè)，2023年，2月20日，星期一課題六寄存器與計(jì)數(shù)器一、寄存器圖7-26三位代碼寄存器寄存器分為數(shù)碼寄存器和移位寄存器。前者只能存放數(shù)據(jù)信息，后者除了能夠存放數(shù)碼外，還可以實(shí)現(xiàn)數(shù)碼的左右移動(dòng)第48頁(yè)，共61頁(yè)，2023年，2月20日，星期一二、計(jì)數(shù)器1．二進(jìn)制計(jì)數(shù)器圖7-27三位二進(jìn)制計(jì)數(shù)器最低位觸發(fā)器F1的CP端是計(jì)數(shù)脈沖輸入端，其它位觸發(fā)器的CP端接到它所對(duì)應(yīng)的低位觸發(fā)器的端。第49頁(yè)，共61頁(yè)，2023年，2月20日，星期一圖7-28二進(jìn)制計(jì)數(shù)器波形圖（1）第一步清零。在RD加清零信號(hào)，將計(jì)數(shù)器置于初始狀態(tài)，即Q3Q2Q1=000。（2）第二步計(jì)數(shù)。第50頁(yè)，共61頁(yè)，2023年，2月20日，星期一2．十進(jìn)制計(jì)數(shù)器實(shí)際上是利用簡(jiǎn)單的二進(jìn)制計(jì)數(shù)電路實(shí)現(xiàn)十進(jìn)制計(jì)數(shù)的。當(dāng)計(jì)數(shù)脈沖以第1到第9依次輸入時(shí)，對(duì)應(yīng)于8421BCD碼計(jì)數(shù)器狀態(tài)從0001變到1001，這與二進(jìn)制計(jì)數(shù)器完全相同。但當(dāng)?shù)谑畟€(gè)計(jì)數(shù)脈沖輸入時(shí)，計(jì)數(shù)器應(yīng)恢復(fù)到起始狀態(tài)0000，并向前產(chǎn)生一個(gè)進(jìn)位脈沖，所以1010～1111這六種狀態(tài)是多余狀態(tài)。十進(jìn)制計(jì)數(shù)器與二進(jìn)制計(jì)數(shù)器的主要區(qū)別就在于要清除這些多余狀態(tài)。