第八章脈沖的變與換

第八章脈沖的變與換第1頁，共96頁，2023年，2月20日，星期三本章內容和要求■主要內容討論幾種脈沖波形的變換和產(chǎn)生電路:單穩(wěn)態(tài)觸發(fā)器，施密特觸發(fā)器,多諧振蕩器,定時器等。■教學要求掌握多諧振蕩器,施密特觸發(fā)器,單穩(wěn)態(tài)觸發(fā)器的電路構成和原理。掌握定時器的功能和具體應用。第2頁，共96頁，2023年，2月20日，星期三8.1單穩(wěn)態(tài)觸發(fā)器單穩(wěn)態(tài)觸發(fā)器與前面介紹的觸發(fā)器不同，它具有下述特點：1、電路有一個穩(wěn)態(tài)、一個暫穩(wěn)態(tài),沒有觸發(fā)信號作用時電路處于穩(wěn)態(tài)。2、在外來觸發(fā)信號作用下，電路由穩(wěn)態(tài)翻轉到暫穩(wěn)態(tài)，暫穩(wěn)態(tài)不能長久保持。3、暫穩(wěn)態(tài)維持一段時間后，會自動回到穩(wěn)態(tài)，它的持續(xù)時間取決于延時環(huán)節(jié)RC電路的參數(shù)值。

單穩(wěn)態(tài)觸發(fā)器的這些特點廣泛應用于脈沖波形的變換、定時與延時中。第3頁，共96頁，2023年，2月20日，星期三8.1.1用CMOS門電路組成的微分型單穩(wěn)態(tài)觸發(fā)器1、電路組成及工作原理

&VO1G1G2VI與非門及非門構成(a)≧1VO1G1G2VI 圖8·1·1微分型單穩(wěn)態(tài)觸發(fā)器或非門及非門構成(b)CdCdRd1VOCRD1VOCRDVDDRd微分型單穩(wěn)態(tài)觸發(fā)器可由邏輯門和RC電路組成，由于構成單穩(wěn)態(tài)觸發(fā)器的兩個邏輯門是由RC微分電路耦合，故稱為微分型單穩(wěn)態(tài)觸發(fā)器。右圖為CMOS門構成的單穩(wěn)態(tài)觸發(fā)器電路。(a)圖有錯：Rd下端應接VDD；或不要Cd,直連VI，對TTL門，電路正確。但要求Rd＞RON。第4頁，共96頁，2023年，2月20日，星期三微分型單穩(wěn)態(tài)觸發(fā)器(圖b)的工作過程及原理⑵外加觸發(fā)信號，電路由穩(wěn)態(tài)翻轉到暫穩(wěn)態(tài)：vI

vo1vDvo設CMOS門電路的電壓傳輸特性理想化，且其反相器的閾值電壓VTH≈VDD∕2⑴沒有觸發(fā)信號時，電路處于一種穩(wěn)態(tài)。沒有觸發(fā)信號時，VI為低電平，VD為高電平，電路的穩(wěn)態(tài)是：vo1=VOH,,vo=VOL。注意：

vo即G2門輸出vo2正反饋過程達到的暫穩(wěn)態(tài)是：vo=VOH,,vo1

=VOL第5頁，共96頁，2023年，2月20日，星期三微分型單穩(wěn)態(tài)觸發(fā)器(圖b:或非門及非門構成)的工作過程及原理00011≧1VO1G1G2VICd1VOCRDVDDRd1)沒有觸發(fā)信號時，電路處于一種穩(wěn)態(tài)：vo1=VOH,,vo2=VOL。

(電容端電壓近似為0）vO1vO2vDvIvDDvDDvDD+

vthtttttpivthtwt1t2(vo)第6頁，共96頁，2023年，2月20日，星期三（3）電容充電，電路由暫穩(wěn)態(tài)自動返回至穩(wěn)態(tài)在暫穩(wěn)態(tài)期間，電源經(jīng)電阻R和門G1的導通工作管對電容C充電，電路發(fā)生下述正反饋過程（設此時觸發(fā)器脈沖已消失）：

C充電vD

vo

vo1☆于是G1門迅速截止，G2門很快導通，電路由暫穩(wěn)態(tài)自動返回至穩(wěn)態(tài)：vo1

=VOH,,vo

=VOL，電容將通過電阻R放電，使其上的電壓恢復到初值。第7頁，共96頁，2023年，2月20日，星期三微分型單穩(wěn)態(tài)觸發(fā)器(圖b:或非門及非門構成)的工作過程及原理≧1VO1G1G2VICd1VOCRDVDDRdvO1vO2vDvIvDDvDDvDD+

vthtttttpivthtwt1t2vD-vO2ˉvO1-111003)電容放電，電路由暫穩(wěn)態(tài)自動返回到穩(wěn)態(tài)：vo1=VOH,

vo2=VOLvo1ˉv

D-vO2-ˉvI2)外加觸發(fā)信號后，電路進入暫穩(wěn)態(tài)：vo2=VOH,

vo1=VOL；電容開始充電。(vo)第8頁，共96頁，2023年，2月20日，星期三電路各點的工作波形圖8·1·2微分型單穩(wěn)態(tài)觸發(fā)器各點工作波形vO1vOvIvDDvDDvDD+

vthttttvthtpitwt1t2VD(vo2)第9頁，共96頁，2023年，2月20日，星期三2、微分型單穩(wěn)態(tài)觸發(fā)器主要參數(shù)的計算（1）輸出脈沖寬度tw輸出脈沖寬度tw，也就是暫穩(wěn)態(tài)的維持時間，可以根據(jù)VD的波形進行計算。將觸發(fā)脈沖作用的起始時刻t1作為時間起點，于是有VD(0+)=0,VD(∞)=vDD,τ=RC,代人瞬態(tài)過程公式得VD(t)=vDD＋[0－vDD]e－t/τ,當t=tw時，VD(tw)=Vth,代人可求得tw=RC㏑當Vth=VDD/2,則tw≈0.7RC第10頁，共96頁，2023年，2月20日，星期三⑵恢復時間tre暫穩(wěn)態(tài)結束后，使電路恢復到初始狀態(tài)所需要的時間稱為恢復時間tre。一般要經(jīng)過（3～5）τ(τ為放電時間常數(shù)）的時間，放電才基本結束，故tre≈3τ。τ≈RC.⑶最高工作頻率fmax設觸發(fā)信號的時間間隔（即周期）為T，為使電路正常工作，應滿足T＞（tw＋tre）的條件，即最小時間間隔Tmin=tw＋tre,,因此，單穩(wěn)態(tài)觸發(fā)器的最高工作頻率第11頁，共96頁，2023年，2月20日，星期三3.討論如圖8.1.2所示，在暫穩(wěn)態(tài)結束瞬間（t=t2),門G2的輸入電壓VD達到VDD＋Vth,為避免CMOS門損壞，器件內部設有保護二極管D。當輸入脈沖寬度tpi很寬時，可在單穩(wěn)態(tài)觸發(fā)器的輸入端加入Rd、Cd組成的微分電路。如在G2的輸出端加入反相器G3則可改善輸出波形。若采用TTL與非門構成如圖8.1.1a所示的單穩(wěn)電路時，電阻R要小于0.7kΩ。如果輸入端采用Rd、Cd微分電路時，Rd的數(shù)值應大于2kΩ。以保證穩(wěn)態(tài)時G2輸入為低電平，G1輸入為高電平。如用CMOS門，則電阻值不受此限制。第12頁，共96頁，2023年，2月20日，星期三圖8·1·3寬脈沖觸發(fā)的單穩(wěn)電路v0≧111Cdv01v02G2G1RdCvdvIRvDDtpiG3D第13頁，共96頁，2023年，2月20日，星期三8.1.2集成單穩(wěn)態(tài)觸發(fā)器

兩種單穩(wěn)態(tài)觸發(fā)器的工作波形如下圖所示圖a為不可重復觸發(fā)的單穩(wěn)態(tài)觸發(fā)器的工作波形圖b為可重復觸發(fā)的單穩(wěn)態(tài)觸發(fā)器的工波形。兩者的區(qū)別是：觸發(fā)器在暫穩(wěn)態(tài)期間，如有觸發(fā)脈沖作用，前者不受影響，后者會重新被觸發(fā)，暫穩(wěn)態(tài)從最后觸發(fā)沿起，繼續(xù)延長tw時間。圖8·1·4兩種單穩(wěn)電路工作波形VIVOtwtw(a)VIVOtwtwt△(b)第14頁，共96頁，2023年，2月20日，星期三1.不可重復觸發(fā)的集成單穩(wěn)態(tài)觸發(fā)器電路A1A2B﹠﹠﹠﹠≥1﹠11Q111Rext/CextRintCextRintaRextG1G2G3G4G8G5G6G7G9觸發(fā)信號控制電路微分型單穩(wěn)態(tài)觸發(fā)器輸出緩沖器QTTL74121第15頁，共96頁，2023年，2月20日，星期三不可重復觸發(fā)的集成單穩(wěn)態(tài)

觸發(fā)器電路引腳圖Rext/Cext4123567141312111098VDDA1A2BCextNCRintQNCGNDNCQNCTTL集成器件74121圖第16頁，共96頁，2023年，2月20日，星期三(1)不可重復觸發(fā)的集成單穩(wěn)態(tài)觸發(fā)器電路連接內部定時電阻（2kΩ)，外接定時電阻（1.4kΩ-40kΩ之間)。第17頁，共96頁，2023年，2月20日，星期三（2）不可重復觸發(fā)的集成單穩(wěn)態(tài)觸發(fā)器工作原理①電路由觸發(fā)信號控制電路、微分型單穩(wěn)態(tài)觸發(fā)器及輸出緩沖電路組成。②電路只有一個穩(wěn)態(tài)：Q=０,Q=１③當圖中a點有正脈沖觸發(fā)時，電路進入暫穩(wěn)態(tài)：Q=1,Q=0④Q為低電平后將G4門封鎖，這時即使有觸發(fā)信號輸入，在a點也不會產(chǎn)生微分型單穩(wěn)態(tài)觸發(fā)器的觸發(fā)信號，只有等電路返回穩(wěn)態(tài)后，電路才會在輸入觸發(fā)信號作用下被再次觸發(fā)。⑤74121的輸出脈沖寬度tw≈0.7RC。第18頁，共96頁，2023年，2月20日，星期三表8.1.174121功能表LHLHLHLH

L×H×LH××LHH×H↓H↓HH↓↓HL×↑×L↑QQA1A2B輸出輸入（3）邏輯功能

第19頁，共96頁，2023年，2月20日，星期三■觸發(fā)方式74121集成單穩(wěn)態(tài)觸發(fā)器有3個觸發(fā)輸入端，由功能表可知，在下列情況下，電路可由穩(wěn)態(tài)翻轉到暫穩(wěn)態(tài)（有正脈沖輸出）：①若A1,A2兩個輸入中有一個或兩個為低電平，B發(fā)生由0到1的正跳變。②若B和A1,A2均為高電平，A輸入中有一個或兩個產(chǎn)生由1到0的負跳變。第20頁，共96頁，2023年，2月20日，星期三（4）工作波形第21頁，共96頁，2023年，2月20日，星期三2、可重復觸發(fā)的集成單穩(wěn)態(tài)觸發(fā)器電路

TR-≥1111≥1﹠﹠﹠﹠﹠﹠VDDTPTN11≥11111VDDG12G11G1G2G3G4G8G5G6G7G9G10G13G14G15G16RDTR+V04V12V07CextRextVCQQ圖8.1.8集成單穩(wěn)態(tài)MC14528邏輯圖控制電路三態(tài)門輸出緩沖器第22頁，共96頁，2023年，2月20日，星期三2、可重復觸發(fā)的集成單穩(wěn)態(tài)觸發(fā)器電路芯片

2Rext/Cext2TR+1Rext/Cext12345678161514131211109VDD1RD1TR+1TR-2Cext2RD2TR-1CextVSS2Q2Q1Q1Q集成單穩(wěn)態(tài)MC14528引腳圖第23頁，共96頁，2023年，2月20日，星期三表8.1.2MC14528功能表RDTR+TR-Q

Q功能

HHLL

H

穩(wěn)態(tài)HH輸入輸出LL

H

清除HL

單穩(wěn)

單穩(wěn)第24頁，共96頁，2023年，2月20日，星期三可重復觸發(fā)的集成單穩(wěn)態(tài)觸發(fā)器工作原理電路主要由三態(tài)門，積分電路、控制電路組成的積分型單穩(wěn)態(tài)觸發(fā)器及輸出緩沖電路組成。分析：②穩(wěn)態(tài)：Q=0,Q=1

令RD=1,無觸發(fā)信號時，TR＋=1,TR－=0,通電瞬間vc=0使v04一定為高電平即1,TN,TP同時截止,Cext充電至VDD,電路維持穩(wěn)態(tài)不變:Q=0,Q=1①清零：RD=0,Q=0,Q=1；第25頁，共96頁，2023年，2月20日，星期三可重復觸發(fā)的集成單穩(wěn)態(tài)觸發(fā)器工作原理③觸發(fā)與定時RD=1,TR＋=1,TR－加正觸發(fā)脈沖或RD=1,TR－=0,TR＋加負觸發(fā)脈沖,將使G2輸出為0,G3輸出為1,而原G8輸出為1,故v04=0,v10=1,TN導通,Cext放電,vc下降至vth13時使Q=1Q=0而進入暫穩(wěn)態(tài)Vc進一步下降達G9的閾值電壓（vth9）時使G9的輸出為0,從而使TN截止Cext充電,vc上升至vth13時,電路又回到穩(wěn)態(tài)。注意：vth13＞vth9第26頁，共96頁，2023年，2月20日，星期三2.可重復觸發(fā)的集成單穩(wěn)態(tài)觸發(fā)器MC14528工作波形t1TR+TR-0000VCVth13Vth9t2t3t4t5t6t7twtwt+twtttt脈沖寬度包括電容充電和放電兩段。第27頁，共96頁，2023年，2月20日，星期三本圖不含第2種觸發(fā)方式穩(wěn)態(tài)第28頁，共96頁，2023年，2月20日，星期三1.定時可使電路在一定脈沖寬度的時間內動作或不動作。圖8.1.10單穩(wěn)態(tài)觸發(fā)器作定時電路的應用twtw8.1.3單穩(wěn)態(tài)觸發(fā)器的應用(a）邏輯圖(b)波形圖第29頁，共96頁，2023年，2月20日，星期三2、延遲圖8.1.11由單穩(wěn)構成的延遲電路VO74121QVCCCextBA1A2Rext/CextC174121QVCCCextBA1A2Rext/CextC2VIVCCQ2Q1(II)(I)R2R1(VO0)第30頁，共96頁，2023年，2月20日，星期三延遲電路工作波形：vo脈沖的上升沿相對于輸入信號vi的上升沿延遲了tw1時間。第31頁，共96頁，2023年，2月20日，星期三3.組成噪聲消除電路

噪聲

RCCextCext/Rext74121vovccBA1A2vIC1DRvovIDCP(R)vovI噪聲多表現(xiàn)為尖脈沖，寬度較窄，而有用的信號的寬度較寬。如圖b注意：單穩(wěn)觸發(fā)器的輸出脈寬應大于噪聲寬度而小于信號脈寬，才可消除噪聲。第32頁，共96頁，2023年，2月20日，星期三8.2施密特觸發(fā)器施密特觸發(fā)器的電壓傳輸特性:1、電平觸發(fā)，滯回特性2、上限閾值電壓VT+3、下限閾值電壓VT-4、回差電壓V=VT+-VT-圖8·2·1施密特電路的傳輸特性VT+VT_VT+VT_vovIvovI同相輸出反相輸出第33頁，共96頁，2023年，2月20日，星期三8.2.1門電路組成的施密特觸發(fā)器vI1vovIR1<R2I為三角波

作如下假定：

1.電路組成由疊加原理得第34頁，共96頁，2023年，2月20日，星期三vI100只要vI1<Vth，則保持vO=0V當vI1=Vth，電路發(fā)生正反饋：

1當vI=0V，vI1≈0V，vO=0V當vI上升，vI1也上升2.工作原理分析：由疊加原理得G1門的VI1VI1↑→V01↓→V0↑vI↑→

第35頁，共96頁，2023年，2月20日，星期三vI11只要vI1>Vth，則保持vO=VOH當vI1

=Vth，電路產(chǎn)生如下正反饋：

當vI下降，vI1也下降0

vI

vI1

vO

vO1將VDD=2Vth代人可得回差電壓第36頁，共96頁，2023年，2月20日，星期三圖8.2.3施密特觸發(fā)器工作波形及傳輸特性曲線vIVT+VT_vO00tt0vIvOVT+VT_VOH(a)vO輸出工作波形(b)vO輸出傳輸特性曲線vI13.工作波形及電壓傳輸特性VOH第37頁，共96頁，2023年，2月20日，星期三圖8.2.3施密特觸發(fā)器工作波形及傳輸特性曲線vI

VT+VT_vO100tt0vIvO1VT+VT_VOH(a)vO1輸出工作波形(b)vO1輸出傳輸特性曲線vI13.工作波形及電壓傳輸特性VOH第38頁，共96頁，2023年，2月20日，星期三例8.2.1在圖8.2.2所示的電路中，電源電壓VDD=10V,G1，G2選用CC4069反相器，其負載電流最大允許值IOH(max)=1.3mA,門的閾值電壓VTH≈(1∕2)VDD=5V,且（R1∕R2)=0.5。（1）求VT+,VT-和△VT。（2）試選擇R1,R2值。vI1解：第39頁，共96頁，2023年，2月20日，星期三vI1解：（1）第40頁，共96頁，2023年，2月20日，星期三（2）為保證反相器G2輸出高電平時不過載，應當選R2＝15kΩ時，R1=(1∕2)R2=7.5kΩ考慮到vI1第41頁，共96頁，2023年，2月20日，星期三8.2.2集成施密特觸發(fā)器(CC40106)圖8.2.4CMOS集成施密特觸發(fā)器電路VI1VO(b)邏輯符號OVOVIVT-VT+(c)傳輸特性曲線TN4VITP1TP2TP3TP7TN8TN6TN5TP9TN10VDDTP11TN12施密特觸發(fā)器整形級緩沖輸出級(a）電路圖VOVO，VS5VDD第42頁，共96頁，2023年，2月20日，星期三(1)施密特電路設P溝道MOS管的開啟電壓為VTP,N溝道MOS管的開啟電壓為VTN,輸入信號VI為三角波。①當VI=0時，,VO=VOH,vs5≈VDD－VGSN6較高當VI電位逐漸升高到VI

>VTN時，TN4先導通，VI電位逐漸升高,到TP1TP2趨于截止并使VI-vs5

≥VTN時，TN5導通并引起如下正反饋過程：VO′↓→VS5↓→VGS5↑→RON5(TN5導通電阻)↓于是VO′為低電平，VO=0.電路原理分析：第43頁，共96頁，2023年，2月20日，星期三(1)施密特電路②當VI從高電平逐漸下降到時，電路又轉換到VO=VOH的狀態(tài)。在VDD>>VTN+|VTP|的條件下，VT+遠大于VDD／2，且

隨著VDD增加而增加。而VT-也要比VDD／2低很多。(2)整形級利用兩級反相器的正反饋作用使輸出波形有陡直的上升沿和下降沿。(3)輸出級—反相器緩沖級第44頁，共96頁，2023年，2月20日，星期三8.2.3施密特觸發(fā)器的應用1.波形的變換

圖8.2.5利用施密特觸發(fā)器實現(xiàn)波形變換：正弦波變矩形波第45頁，共96頁，2023年，2月20日，星期三2.波形的整形和抗干擾8.2.3施密特觸發(fā)器的應用第46頁，共96頁，2023年，2月20日，星期三波形的整形和抗干擾

8.2.3施密特觸發(fā)器的應用(a)具有頂部干擾的輸入波形（b)回差電壓小時的輸出波形(c)回差電壓大時的輸出波形圖8.2.7利用回差電壓抗干擾vovIvovT2vT1ttt合理選擇回差電壓，可消除干擾信號。

(a)(b)(c)第47頁，共96頁，2023年，2月20日，星期三3.幅度鑒別※幅度超過vth(可設置vth＝vT+）的脈沖使電路有脈沖輸出；幅度小于vth的脈沖則電路沒有脈沖輸出。從而達到幅度鑒別的目的。第48頁，共96頁，2023年，2月20日，星期三8.3.1門電路組成的多諧振蕩器8.3.2用施密特觸發(fā)器構成波形產(chǎn)生電路8.3多諧振蕩器電路的組成及工作原理振蕩周期的計算8.3.3石英晶體振蕩器第49頁，共96頁，2023年，2月20日，星期三

多諧振蕩器是一種自激振蕩器，電路在接通電源后無需外接觸發(fā)信號就能產(chǎn)生一定頻率和幅值的矩形脈沖波或方波。由于多諧振蕩器在工作過程中沒有穩(wěn)定狀態(tài)，故又稱為無穩(wěn)態(tài)電路。

多諧振蕩器

VCC8.3多諧振蕩器

概述第50頁，共96頁，2023年，2月20日，星期三

開關電路

延時環(huán)節(jié)8.3多諧振蕩器開關器件：如門電路、電壓比較器、BJT管；作用是產(chǎn)生高、低電平；

多諧振蕩器電路應由哪幾部分組成？反饋延遲環(huán)節(jié)：利用RC電路的充放電特性實現(xiàn)延時，將輸出電壓恰當?shù)胤答伣o開關器件使之改變輸出狀態(tài)，以獲得所需要的振蕩頻率。

概述第51頁，共96頁，2023年，2月20日，星期三8.3.1門電路組成的多諧振蕩器

1.電路組成開關器件：反饋延遲環(huán)節(jié)：由CMOS門電路組成的多諧振蕩器邏輯門電路R、C電路第52頁，共96頁，2023年，2月20日，星期三

2.工作原理假定vO1

=1，vO2

=0

注意：Vth=VON=VOFF=VDD/2VCvIvO1ˉvO2--vO1VDD0vIVDDVth0vO2VDD0(1)第一暫穩(wěn)態(tài)及電路自動翻轉過程

01

vO＝vO2;vOH≈vDDvO1

=0，vO

=1進入第二暫穩(wěn)態(tài)：當vI達到Vth時，電路發(fā)生下述正反饋過程：第53頁，共96頁，2023年，2月20日，星期三VCvO1

=0，vO2

=1

(2)第二暫穩(wěn)態(tài)及電路自動翻轉過程

二vO1VDD0vIVDDVth0vO2VDD0T1T2vIˉvO1-vO2ˉ10

進入第二暫穩(wěn)態(tài)瞬間，vI將升至VOH+△V+(本應升至VOH+Vth,但由于保護二極管的鉗位作用僅升（VOH+△V+）電路又回到第一暫穩(wěn)態(tài)。第二暫穩(wěn)態(tài)：隨后，電容C放電使vI下降至Vth后，電路又發(fā)生下述正反饋過程：第54頁，共96頁，2023年，2月20日，星期三3.振蕩周期T的計算:vO1VDD0vIVDDVth0vO2VDD0T1T2T=T1(充)+T2(放)運用求解暫態(tài)過程的三要素法：對于第一暫穩(wěn)態(tài)，以t1作為時間的起點，t為T1=t2－t1,vI(0+)≈0V,vI(∞)=VDD,τ=RC,代人暫態(tài)公式求得第55頁，共96頁，2023年，2月20日，星期三vO1VDD0vIVDDVth0vO2VDD0T1T2T＝RC1n4≈1.4RC

在第二暫穩(wěn)態(tài)，將t2作為時間的起點，則有vI(0+)≈VDD，vI(∞)=0，τ=RC，代人暫態(tài)公式求得將Vth=VDD/2代入得第56頁，共96頁，2023年，2月20日，星期三4、加補償電阻的CMOS多諧振蕩器

1

1

vI

vO1

vO

C

R

G1

G2

RS，有Rs>>R(一般取Rs=10R)。

當式T=RC㏑4≈1.4RC僅適于R>>RON(P)+RON(N)[RON(P)、RON(N)分別為CMOS門中NMOS、PMOS管的導通電阻]、CC分布（分布電容）的情況。一般的電路還在上圖中增加一個補償電阻Rs如上圖，Rs可減少電源電壓變化對振蕩頻率的影響電源電壓波動時，會使振蕩頻率不穩(wěn)定。第57頁，共96頁，2023年，2月20日，星期三8.3.2用施密特觸發(fā)器構成波形產(chǎn)生電路對于典型值：VT+=2VT=1.6V,輸出電壓擺幅為3V時，

振蕩頻率f≈0.7/RC1RvovCC0110用施構成的多諧振蕩器vC00VOtVT+VT-VOHVOLT1T2t第58頁，共96頁，2023年，2月20日，星期三1RvovCC0110例8.3.1：如圖電路，已知參數(shù)，求輸出波形高電平和低電平持續(xù)時間及占空比。

解：把數(shù)據(jù)代入公式即可占空比為第59頁，共96頁，2023年，2月20日，星期三8.3.3石英晶體振蕩器由門電路組成的多諧振蕩器，周期T取決于RC和Vth，頻率穩(wěn)定性較差。為得到頻率穩(wěn)定性很高的脈沖波形，多采用由石英晶體組成的石英晶體振蕩器。

X

0

fs

fp

電感性

電容性

f

電路符號

阻抗頻率特性

R：使反相器工作在線性放大區(qū)C1：兩個反相器間的耦合

C2：抑制高次諧波，以保證穩(wěn)定的頻率輸出。

1

1

G1

G2

C1

R

R

C2

石英晶體振蕩器優(yōu)點：振蕩頻率穩(wěn)定性高，常用作基準信號源1.石英晶體振蕩器電路第60頁，共96頁，2023年，2月20日，星期三圖8·3·8雙相時鐘發(fā)生器的邏輯圖和波形圖11﹥11&&1J1KC1QQA12AQ122.石英晶體振蕩器應用實例：雙相時鐘發(fā)生器第61頁，共96頁，2023年，2月20日，星期三

8.4.1555定時器定時器應用舉例8.4555定時器及其應用電路的組成

8.4.3

用555定時器組成單穩(wěn)態(tài)觸發(fā)器

8.4.4用555定時器組成多諧振蕩器

8.4.2用555定時器組成施密特觸發(fā)器

工作原理第62頁，共96頁，2023年，2月20日，星期三8.4.1555定時器1、電路組成第63頁，共96頁，2023年，2月20日，星期三555定時器是一種應用方便的中規(guī)模集成電路,只需外接少量的阻容元件就可以構成單穩(wěn)、多諧和施密特觸發(fā)器。廣泛用于信號的產(chǎn)生、變換、控制與檢測。電阻分壓器電壓比較器基本RS觸發(fā)器復位輸入端(0)輸出緩沖反相器集電極開路輸出三極管C1C2&&&1TvovICvI1vI2vo’(1)(2)(3)(4)(5)(6)(7)RS5k

5k

5k

RDVCC(8)G+--+555定時器結構用方框圖表示如下：電壓比較器分壓電路參考電壓VI1/VI2RS

觸發(fā)器輸出放電管狀態(tài)輸入電壓第64頁，共96頁，2023年，2月20日，星期三555定時器的電路符號++C1C2&&1QQ+VCCRDTD5K5K5KvICvI1vI2vOVo’43718256555(Q)第65頁，共96頁，2023年，2月20日，星期三附：電壓比較器的工作原理+C1U+U-UOU+-U-UO電壓傳輸特性U+>U-，UO為高電平U+<U-，UO為低電平第66頁，共96頁，2023年，2月20日，星期三010TvovICvI1vI2vo’C1C2+--+(1)(2)(3)(4)(5)(6)(7)RS&5k

5k

5k

&&1RDVCC(8)G

如果懸空0101010110111保持保持2.工作原理第67頁，共96頁，2023年，2月20日，星期三閾值輸入(VI1)6觸發(fā)輸入(VI2)2復位(RD)4輸出(VO)3放電管T集電極7××00導通＜2VCC/3＜VCC/311截止＞2VCC/3＞VCC/310導通＜2VCC/3＞VCC/31不變不變輸入輸出3.表8.4.1555定時器功能表第68頁，共96頁，2023年，2月20日，星期三圖8·4·2由555定時器構成的施密特觸發(fā)器00VIVOVCCVCCtt(b)波形圖

8.4.2用555定時器組成施密特觸發(fā)器

不變不變導通0截止1導通0××TVOVI2VI1輸出輸

入VCC1VIVCCVOVIC8(a)電路圖26153745550.01μF第69頁，共96頁，2023年，2月20日，星期三用555定時器組成施密特觸發(fā)器對近似正弦波的變換不變不變導通0截止1導通0××TVOVI2VI1輸出輸

入013VCC23VCCvIvOVOH第70頁，共96頁，2023年，2月20日，星期三8.4.3

用555定時器組成單穩(wěn)態(tài)觸發(fā)器用555定時器組成單穩(wěn)態(tài)觸發(fā)器——不可重復觸發(fā)單穩(wěn)不變不變導通0截止1導通0××TVOVI2VI1輸出輸

入

vO

vI

o

v

o

C

t

t2

t1

)(-CCVa、接通電源電路進入穩(wěn)態(tài)O=0t

t

2

3

VCC

o

Vc=0

23

VCC

13

VCC1、工作原理第71頁，共96頁，2023年，2月20日，星期三C1_C2+用555定時器組成單穩(wěn)態(tài)觸發(fā)器不變不變導通0截止1導通0××TVOVI2VI1輸出輸

入b、當輸入信號下降沿到達時,電路進入暫穩(wěn)態(tài)

C1+

t

vO

VOH

o

vI

o

t

vC

o

1

3

VCC

2

3

VCC

t

t2

t1

0

tWtw=RC1n3≈1.1RC

c、電容放電,電路自動返回到穩(wěn)態(tài)

1、工作原理第72頁，共96頁，2023年，2月20日，星期三■工作原理歸納1、沒有觸發(fā)信號時

電路的工作狀態(tài)Q=0，VO=VOL，TD導通此時電路處于穩(wěn)態(tài)穩(wěn)態(tài)2、觸發(fā)信號到來Q=1，VO=VOH，TD截止此時電路進入暫穩(wěn)態(tài)，暫穩(wěn)態(tài)維持時間為電容充電到2VCC/3的時間3、自動返回穩(wěn)態(tài)充電使VC=2VCC/3時，電路返回到穩(wěn)態(tài)暫穩(wěn)態(tài)vc0tVOtw00ttvIVcc第73頁，共96頁，2023年，2月20日，星期三圖8·4·6由555定時器構成的可重復觸發(fā)單穩(wěn)電路RVCC85555550.01F12673485+-VOvIR1TVCVCC0tVOtw00ttVIVI失落脈沖報警電路圖波形2、用555定時器組成可重復觸發(fā)單穩(wěn)第74頁，共96頁，2023年，2月20日，星期三2、用555定時器組成可重復觸發(fā)單穩(wěn)當VI輸入負脈沖后，電路進入暫穩(wěn)態(tài)，同時三極管T導通，電容C放電。輸入負脈沖撤除后，電容C充電，在VC未達到2/3VCC之前，VI輸入新的負脈沖，T再導通，電容C放電、又充電，使暫穩(wěn)態(tài)繼續(xù)。此電路可用作失落脈沖檢測。工作過程：第75頁，共96頁，2023年，2月20日，星期三圖8·4·7脈沖寬度調節(jié)器—通過在5腳加一個變化電壓實現(xiàn)vO55512673485CVCCVIVICR00VICVIVCCVCCtt(b)波形圖0tVOVCC(a)邏輯圖第76頁，共96頁，2023年，2月20日，星期三8.4.4用555定時器組成多諧振蕩器圖8.4.8用555定時器組成多諧振蕩器電路R1R2vo

2

3

VCC

1

3

VCC

vC

0

t1

t2

tPLtPHtPL=R2C1n2≈0.7R2C

tpH=(R1+R2)C1n2≈0.7(R1+R2)C

不變不變導通0截止1導通0××TVOVI2VI1輸出輸

入截止導通第77頁，共96頁，2023年，2月20日，星期三

VCC

1vO

0.01mF

C

R3

84

555

7

6

2

3

5

1

RA

RB

R3

D2

+

杴

vC

D1

R2R1用555定時器組成多諧振蕩器tPL=RBC1n2≈0.7RBC

tpH=RAC1n2≈0.7RAC

——占空比可調電路圖第78頁，共96頁，2023年，2月20日，星期三8·1·2，8·1·3，8·2·1，8·3·3，8·4·1，8·4·4，作業(yè)：第79頁，共96頁，2023年，2月20日，星期三第八章小結1.集成單穩(wěn)態(tài)觸發(fā)器分為非重復觸發(fā)和可重復觸發(fā)兩大類，在暫穩(wěn)態(tài)期間，出現(xiàn)的觸發(fā)信號對非重復觸發(fā)單穩(wěn)電路沒有影響，而對可重復觸發(fā)單穩(wěn)電路可起到連續(xù)觸發(fā)作用。2.在數(shù)字電路中，施密特觸發(fā)器實質上是具有滯后特性的邏輯門，它有兩個閾值電壓。電路狀態(tài)與輸入電壓有關，不具備記憶功能。除施密特反相器外還有施密特與非門、或非門等。第80頁，共96頁，2023年，2月20日，星期三3.在多諧振蕩器中，電路從暫穩(wěn)態(tài)過渡到另一個狀態(tài)，其“觸發(fā)”信號是由電路內部電容充(放)電提供的，因此無需外部觸發(fā)脈沖。暫穩(wěn)態(tài)持續(xù)的時間是脈沖電路的主要參數(shù),它與電路的阻容元件取值有關。電路中RC電路充、放電過程對相應門輸入電平的影響是分析電路的關鍵。4.多諧振蕩器無需外加輸入信號就能在接通電源后自行產(chǎn)生矩形波輸出。在頻率穩(wěn)定性要求較高的場合通常采用石英晶體振蕩器。第81頁，共96頁，2023年，2月20日，星期三5.定時器是一種應用廣泛的集成器件，多用于脈沖產(chǎn)生、整形及定時等。除555定時器外，目前還有556(雙定時器)、558(四定時器)等。習題選解第82頁，共96頁，2023年，2月20日，星期三解：分析所給的時序關系可知，Va與CP呈4分頻關系，而Vb是在Va的下降沿觸發(fā)下產(chǎn)生脈寬為tw的正脈沖.8.1.4某控制系統(tǒng)要求產(chǎn)生的信號Va、Vb與系統(tǒng)時鐘CP的時序關系如圖題8.1.4所示。試用4位二進制計數(shù)器74LVC161、集成單穩(wěn)74121設計該信號產(chǎn)生電路，畫出電路圖。VaVb第83頁，共96頁，2023年，2月20日，星期三電路圖如下：QAQBQC

QD

RCCextCext/Rext74121vccBA1

A21QVb1CPRDETEP74161Va&依題意，用4位二進制計數(shù)器74161組成對CP4分頻電路得到Va信號，再用Va作為74121的觸發(fā)信號，根據(jù)tw選擇RC的值，使tw＝0.7RC,這樣在74121的Q端即可得到Vb的波形。74161是具有異步清零功能的計數(shù)器，也可以把之接成4進制計數(shù)器，即把QC作為非門的輸入端，輸出端接RD，所得的Va波形和題目要求完全一樣。第84頁，共96頁，2023年，2月20日，星期三如果波形如下圖，電路又如何？電路圖更改如下：QAQBQC

QD

RCCextCext/Rext74121vccBA1

A21QVb1CPRDETEP74161Va&1VaVb第85頁，共96頁，2023年，2月20日，星期三8.2.2集成施密特電路和集成單穩(wěn)態(tài)觸發(fā)器74121構成的電路如圖題8.2.2所示。已知集成施密特電路的VDD=10V,R=100kΩ,C=0