數(shù)字電子技術(shù)基礎(chǔ)（閻石第五版）課件第十一章計算精講

第十一章數(shù)-模和模-數(shù)轉(zhuǎn)換概述數(shù)-模轉(zhuǎn)換器(DAC)模-數(shù)轉(zhuǎn)換器(ADC)計算舉例小結(jié)11.1概述數(shù)-模轉(zhuǎn)換器——（DigitaltoAnalogConverter)

模-數(shù)轉(zhuǎn)換器——（Analog

toDigitalConverter)

ADC和DAC在數(shù)字系統(tǒng)中的應(yīng)用ADC和DAC的分類ADC和DAC的主要性能指標(biāo)返回*將數(shù)字信號轉(zhuǎn)換成模擬信號的過程稱：數(shù)模轉(zhuǎn)換*完成數(shù)模轉(zhuǎn)換的電路——數(shù)模轉(zhuǎn)換器（DAC）*將模擬信號轉(zhuǎn)換成數(shù)字信號的過程稱：模數(shù)轉(zhuǎn)換*完成模數(shù)轉(zhuǎn)換的電路——模數(shù)轉(zhuǎn)換器（ADC）轉(zhuǎn)換精度、轉(zhuǎn)換速度11.1概述—ADC和DAC在數(shù)字系統(tǒng)中的應(yīng)用ADC和DAC在數(shù)字系統(tǒng)中的應(yīng)用*數(shù)據(jù)測量/數(shù)據(jù)處理系統(tǒng)—將自然界的模擬量，經(jīng)傳感器轉(zhuǎn)換成電信號(電流或電壓)，電模擬量通過ADC變成數(shù)字量，此數(shù)字量可由數(shù)字系統(tǒng)傳輸和處理。*程序控制系統(tǒng)—將數(shù)字系統(tǒng)傳輸和處理的數(shù)字量，經(jīng)DAC轉(zhuǎn)換成電模擬量，再經(jīng)模擬控制器實現(xiàn)對各種模擬量的控制。傳感器放大器A/D轉(zhuǎn)換微型計算機控制對象D/A轉(zhuǎn)換執(zhí)行機構(gòu)返回11.1概述—ADC和DAC的分類返回DAC分類ADC分類數(shù)-模轉(zhuǎn)換器——DAC主要類型：

權(quán)電阻型、權(quán)電流、倒T型電阻型、權(quán)電容型、開關(guān)樹型權(quán)電阻網(wǎng)絡(luò)DAC倒T型電阻網(wǎng)絡(luò)DAC其它類型DAC具有雙極性輸出的DAC集成DAC數(shù)-模轉(zhuǎn)換器的主要參數(shù)返回權(quán)電阻網(wǎng)絡(luò)DAC電路原理圖組成：

權(quán)電阻網(wǎng)絡(luò)(4條支路)、求和放大器(1個)、模擬開關(guān)(4個)權(quán)電阻網(wǎng)絡(luò)DAC分析權(quán)電阻網(wǎng)絡(luò)DAC（續(xù)1）計算電壓vO

（對n位DAC）：若取RF=R/2，

有：返回權(quán)電阻網(wǎng)絡(luò)DAC（續(xù)2）計算電壓vO

(取RF=R/2)例1：對4位DAC，若輸入d3d2d1d0=0110,

VREF=10V，例2：對8位DAC，若輸入D=10011011,VREF=-10V，則輸出vO

=-10*(6)/16=-3.75(V)則輸出vO

=-(-10*(155)/256=6.046875(V)返回倒T型電阻網(wǎng)絡(luò)DAC電路圖:計算輸出VO

倒T型電阻網(wǎng)絡(luò)的特點:返回由R和2R兩種阻值構(gòu)成;誤差小;轉(zhuǎn)換速度快.其它類型DAC權(quán)電流型電路圖:權(quán)電容網(wǎng)絡(luò)型電路圖:開關(guān)樹型電路圖

返回具有雙極性輸出的DAC雙極性輸出:當(dāng)輸入數(shù)字量有±極性時，輸出的模擬電壓也對應(yīng)為±。原理:(以3位DAC為例)補碼輸入對應(yīng)的十進(jìn)制要求的輸出D2D1D0011+3+3V010+2+2V001+1+1V00000V111-1-1V110-2-2V101-3-3V100-4-4V原碼輸入對應(yīng)的輸出偏移后的輸出D2D1D0111+7V+3V110+6V+2V101+5V+1V100+4V0V011+3V-1V010+2V-2V001+1V-3V0000V-4V*將符號位反相后接至高位輸入

*將輸出偏移使輸入為100時，輸出為0具有雙極性輸出的DAC電路實現(xiàn):

(以3位DAC為例)計算輸出vO雙極性網(wǎng)絡(luò)的特點:

返回集成DAC集成DAC芯片（兩類型）:

**含DA(倒T型電阻)網(wǎng)絡(luò)、模擬開關(guān)**含DA(倒T型電阻)網(wǎng)絡(luò)、模擬開關(guān)、運算放大器常用集成DAC芯片：8位；10位；16位等集成DAC芯片的輸入方式：并行輸入；串行輸入

并行輸入有：DAC0832（8位）串行輸入有：MAX515（10位）CB7520與模擬開關(guān)電路例：集成DAC0832返回模擬開關(guān)電路CB7520

（AD7520）10位AD轉(zhuǎn)換器

CB7520中的CMOS模擬開關(guān)電路:返回數(shù)-模轉(zhuǎn)換器的主要參數(shù)模擬輸出量VO:轉(zhuǎn)換精度：

**分辯率：對輸出最小電壓的分辨能力（n-DAC的位數(shù)）DAC的位數(shù)越多，分辨率越高

**轉(zhuǎn)換誤差：實際輸出與理論值之間的偏差。一般由電路的參考電壓、電阻的偏差、模擬開關(guān)的內(nèi)阻、和導(dǎo)通壓降、運算放大器的零點漂移等多種原因造成。轉(zhuǎn)換速度：指送入數(shù)字量經(jīng)DAC后輸出模擬量達(dá)到穩(wěn)態(tài)值所需要的時間。一般有：DAC的位數(shù)越多，轉(zhuǎn)換時間越長。返回模-數(shù)轉(zhuǎn)換器——ADC主要類型：

ADC的基本原理并聯(lián)比較型ADC計數(shù)型ADC逐次漸近型ADC雙積分型ADC（V-T型）集成ADC和模-數(shù)轉(zhuǎn)換器的主要參數(shù)返回*直接比較型:

*并聯(lián)比較型*反饋比較型(計數(shù)型

逐次漸近型)*間接比較型

*雙積分型ADC（V-T型）*V-F型ADC的基本原理A/D轉(zhuǎn)換的基本步驟：采樣和保持采樣、保持、量化、編碼采樣——按一定的時間間隔取出模擬信號，即：將隨時間變化的模擬信號變化為對應(yīng)的離散信號。這一過程叫采樣。為保證采樣后的信號能反映原來的模擬信號，要求采樣頻率fs與輸入模擬信號的最高頻率fimax滿足關(guān)系：fs

>=2fimax保持——采樣后的模擬信號保持一段時間，以便進(jìn)行模數(shù)轉(zhuǎn)換。量化和編碼量化——將采樣的電平值換算到與之相近的離散電平的過程，稱為量化編碼——將量化后的離散值用二進(jìn)制代碼表示，稱編碼返回ADC的采樣和保持采樣和保持波形說明：

ui——輸入的模擬信號us——采樣的控制信號

uo——輸出的采樣信號返回采樣和保持電路：

組成：C、T管、電壓跟隨器（運放）

工作原理：

*

當(dāng)采樣的控制信號VL（高電平）到來后，T管導(dǎo)通，輸入的模擬信號通過T存儲在C上，uo=ui

（稱：采樣）。

*采樣的控制信號結(jié)束（低電平），T管截止，電容C上的電壓在一定時間內(nèi)保持不變（稱：保持）。

ADC的量化和編碼量化和編碼說明：

返回(B)圖：——4位ADC的量化和編碼

將輸入的最大值(滿量程),按0000…1111，區(qū)分16個范圍的值。(A)圖：——3位ADC的量化和編碼

將輸入的最大值(滿量程),按000…111，區(qū)分8個范圍的值。量化的兩種方法：

ADC的量化方法——將輸入的最大值(滿量程),用000…111，按量化電平為：1/15區(qū)分----將輸入的最大值(滿量程),000…111，平均區(qū)分。量化電平為：1/8

量化的兩種方法(三位ADC舉例)：

返回并聯(lián)比較型ADC電路圖（3位ADC）：

組成:

分壓器比較器寄存器(D觸發(fā)器)編碼器(輸出電路)工作原理：電路特點：返回輸入信號經(jīng)過7個參考電壓的分壓器和比較器，將比較結(jié)果送入觸發(fā)器寄存。再經(jīng)編碼器輸出3位數(shù)碼。（輸入/輸出的邏輯函數(shù)式見P(11.3.2)表11.3.1）轉(zhuǎn)換速度快。但電路復(fù)雜。并聯(lián)比較型A/D轉(zhuǎn)換器----量化及編碼并聯(lián)比較型量化及編碼111110101100011010001000返回計數(shù)型ADC電路圖（4位ADC）：

組成:

n位二進(jìn)制計數(shù)器、n位DA轉(zhuǎn)換器、比較器、控制電路

工作原理：電路特點：轉(zhuǎn)換速度較快（T=(2n-1)TCLK)。基本原理：取一個“D”加到DAC上，得到模擬輸出電壓VO，將該值與輸入電壓Vi比較，如兩者不等，則調(diào)整增加D，到相等為止,則D為所求值。返回計數(shù)型ADC電路圖（4位ADC）：

工作原理：*轉(zhuǎn)換前，計數(shù)器清零（狀態(tài)Qn-1…Q0=0…0),DAC輸出V0’=0當(dāng)VL=1,AD轉(zhuǎn)換開始。n位加法計數(shù)器從0開始遞增計數(shù)，并將其狀態(tài)信號Qn-1…Q0送入n位DAC中，DAC輸出信號V0’與Vi中進(jìn)行比較;當(dāng)V0’<Vi，重復(fù)（2）;(4)

當(dāng)V0’>Vi，VB=0，G被封鎖，CLK=0，比較結(jié)束。此時計數(shù)器的狀態(tài)為輸出的數(shù)字量。返回逐次漸近型ADC電路圖（n位ADC的結(jié)構(gòu)框圖和電路原理圖）：

組成:逐次漸近寄存器、n位DA轉(zhuǎn)換器、比較器、控制電路電路原理圖及分析：電路特點：轉(zhuǎn)換速度較快（T=(n+2)TCLK)。返回逐次漸近型ADC——電路原理圖電路圖（n位ADC的結(jié)構(gòu)框圖和電路原理圖）：組成:逐次漸近寄存器、n位DA轉(zhuǎn)換器、比較器、控制電路工作原理：返回逐次漸近型ADC——原理分析(1)工作原理：(設(shè)移位寄存器初始狀態(tài)為10000)*轉(zhuǎn)換前，計數(shù)器清零（狀態(tài)Qn-1…Q0=0…0),DAC輸出V0’=0當(dāng)VL=1,AD轉(zhuǎn)換開始。寄存器(QAQBQC)最高位預(yù)置為1并將其狀態(tài)信號Qn-1…Q0（=100…0）送入n位DAC中，DAC輸出信號V0’與Vi中進(jìn)行比較10000逐次漸近型ADC——原理分析(2)工作原理：(3)當(dāng)V0’<Vi，預(yù)置的1被保留，同時將次高位預(yù)置為1。重復(fù)（2）（此時在CP作用下,Qn-1…Q0=010…0）

當(dāng)V0’>Vi，將預(yù)置的1清除，同時將次高位預(yù)置為1。重復(fù)（2）

(4)對n位寄存器最低位完成置數(shù)和比較后，轉(zhuǎn)換結(jié)束。此時寄存器的狀態(tài)為輸出的數(shù)字量。(此時在CLK作用下,Qn-1…Q0=000…1,打開控制門,輸出結(jié)果）100003位：5個CLK完成比較N位:(n+2)個CLK返回雙積分型ADC電路圖：

組成:比較器和控制電路

n位數(shù)碼寄存器

n位DAC

n位ADC輸出工作原理：當(dāng)S1指向VI,對C進(jìn)行第一次積分當(dāng)S1指向VREF,對C進(jìn)行第二次積分工作波形和電路實現(xiàn)電路特點:轉(zhuǎn)換速度慢(2n+1tCLK),但抗干擾能力強。返回電路實現(xiàn)*控制信號vL=1時轉(zhuǎn)換開始，輸入信號vI經(jīng)開關(guān)S1對C進(jìn)行積分,當(dāng)積分到達(dá)時間T1時,第一次積分(采樣)結(jié)束。*控制開關(guān)使S1接參考(基準(zhǔn))電壓,對C進(jìn)行第二次積分,當(dāng)積分器輸出電壓上升到0V時,轉(zhuǎn)換結(jié)束

*若第二次積分的時間為T2,可證得:返回集成ADC常用集成ADC芯片：4位；6位；8位等集成ADC芯片的輸出方式：并行輸出；串行輸出并行輸出有：ADC0809（8位）串行輸出有：例：集成ADC0809返回模-數(shù)轉(zhuǎn)換器的主要參數(shù)分辯率（又稱分解度）：ADC對輸入信號的分辨能力常以最低位（LSB）所對應(yīng)的電壓值表示。

分辨率（最小分辨電壓）=

（n——ADC的位數(shù)，V——輸入的滿量程電壓）位數(shù)越多，分辨率越高。轉(zhuǎn)換速度：指ADC從接到轉(zhuǎn)換控制信號起，到輸出數(shù)字量達(dá)到穩(wěn)態(tài)值所需要的時間。ADC的轉(zhuǎn)換時間主要取決于轉(zhuǎn)換電路的類型。

轉(zhuǎn)換誤差：實際輸出與理論值之間的偏差。常用最低有效位的倍數(shù)來表示。

例如：相對誤差<=LSB/2，表示誤差少于最低位1的一半。返回計算舉例例1：權(quán)電阻8位DAC，已知：UR

=-10V，D=10011100，求：UO？例2：8位DAC輸出滿度電壓為8V，它的最小分辨電壓ULSB？若改為10位DAC，其分辨電壓ULSB

？例3：8位DAC中，已知滿刻度電壓為UOM

=5V，

求最小分辨電壓ULSB和分辨率？例4：8位ADC輸入滿量程為10V，當(dāng)輸入電壓為3.5V時，求輸出D？例5：8位ADC中,計算并比較各種類型ADC的轉(zhuǎn)換速度返回計算舉例_1例1：權(quán)電阻8位DAC，已知：UREF

=-10V，