浙江省2022年4月高等教育自學(xué)考試

千里之行，始于足下讓知識(shí)帶有溫度。第第2頁(yè)/共2頁(yè)精品文檔推薦浙江省2022年4月高等教育自學(xué)考試浙江省2022年4月高等教導(dǎo)自學(xué)考試

數(shù)字電路試題

課程代碼：02344

一、填空題(本大題共10小題，每小題1分，共10分)請(qǐng)?jiān)诿啃☆}的空格中填上正確答案。錯(cuò)填、不填均無(wú)分。

1.VHDL的規(guī)律與的操作符是_________。

2.n個(gè)變量的規(guī)律函數(shù)共有最小項(xiàng)_________個(gè)。

3.標(biāo)準(zhǔn)TTL反相器的關(guān)門(mén)電阻約為_(kāi)________。

4.全加器的輸入比半加器多一個(gè)端口，該端口信號(hào)來(lái)自_________。

5.數(shù)據(jù)分配器和_________有相同的基本電路結(jié)構(gòu)形式。

6.有約束條件的觸發(fā)器是_________。

7.最大長(zhǎng)度移位寄存器的反饋電路普通由_________門(mén)組成。

8.制作ASIC的辦法分為_(kāi)________、現(xiàn)場(chǎng)可編程辦法。

9.單穩(wěn)態(tài)觸發(fā)器的非重觸發(fā)是指在_________期間不能接收新的觸發(fā)信號(hào)。

10.轉(zhuǎn)換速度最快的A/D轉(zhuǎn)換器是_________型。

二、單項(xiàng)挑選題(本大題共10小題，每小題1分，共10分)

在每小題列出的四個(gè)備選項(xiàng)中惟獨(dú)一個(gè)是符合題目要求的，請(qǐng)將其代碼填寫(xiě)在題后的括號(hào)內(nèi)。錯(cuò)選、多選或未選均無(wú)分。

11.十進(jìn)制數(shù)4的編碼為0100，則該編碼不會(huì)是()

A.8421

B.2421(A)

C.5211

D.2421(B)碼

12.A+AB=()

A.A+B

B.A+B

C.A+B

D.A+B

13.CMOS反相器的iD最大時(shí)輸入電壓約在()

A.0.2VDD

B.0.5VDD

C.0.8VDD

D.VDD

14.三態(tài)門(mén)的輸出沒(méi)有()

A.高電平

B.低電平

C.高阻抗

D.低阻抗

15.七段顯示譯碼器的輸出Ya～Yg=0010010驅(qū)動(dòng)共陽(yáng)極七段發(fā)光管可顯示()

A.1

B.2

C.3

D.4

16.兩片8選1的輸出Y1和Y2在擴(kuò)展成一片16選1輸出Y時(shí)必需通過(guò)()

A.與非門(mén)

B.或非門(mén)

C.與門(mén)

D.或門(mén)

17.觸發(fā)器的異步輸入端的作用()

A.與CP無(wú)關(guān)，與同步輸入有關(guān)

B.與CP有關(guān)，與同步輸入有關(guān)

C.與CP無(wú)關(guān)，與同步輸入無(wú)關(guān)

D.與CP有關(guān)，與同步輸入無(wú)關(guān)

18.同步十進(jìn)制計(jì)數(shù)器循環(huán)一個(gè)周期需要CP數(shù)是()

A.10

B.210

C.102

D.20

19.要把正弦波轉(zhuǎn)換成方波需要()

A.施密特觸發(fā)器

B.單穩(wěn)態(tài)觸發(fā)器

C.多諧振蕩器

D.D觸發(fā)器

20.D/A轉(zhuǎn)換器的漂移誤差產(chǎn)生緣由主要是()

A.電阻

B.開(kāi)關(guān)

C.運(yùn)放

D.參考電壓

三、分析題(本大題共8小題，每小題5分，共40分)

21.試將下列各數(shù)按從小到大的挨次羅列起來(lái)。

（168）10（1001010）2（C2）16

22.規(guī)律函數(shù)F=AB+ABC+BC，問(wèn)：變量A、B、C為哪種取值時(shí)函數(shù)值為1？

23.給定規(guī)律函數(shù)Y(A,B,C)真值表，用卡諾圖化簡(jiǎn)，寫(xiě)出Y最簡(jiǎn)與或式。

ABCY

0001

0010

0101

0111

1001

1010

1101

1110

24.已知門(mén)電路的VHDL描述，指出規(guī)律關(guān)系并按照波形a、b畫(huà)出波形y。

ENTITYgateIS

PORT（a，b：INSTD_LOGIC；

y：OUTSTD_LOGIC）

ENDgate；

ARCHITECTUREoneOFgateIS

BEGIN

yB時(shí)L=1，A=B時(shí)G=1，A<B時(shí)M=1。

ABLGM

00

01

10

11

31.給定真值表是輸入8421BCD碼轉(zhuǎn)換為另外一種BCD碼，它們之間有運(yùn)算關(guān)系。試?yán)萌鐖D所示的一片74283（4位二進(jìn)制超前進(jìn)位加法器）和適當(dāng)門(mén)電路實(shí)現(xiàn)這種轉(zhuǎn)換，畫(huà)出規(guī)律連線(xiàn)圖。

輸入輸出№X3X2X1X0Y3Y2Y1Y00000000001000100012001000103001100114010001005010110006011010017011110108100010119

1001

1100

32.利用給定的圖示74290異步清零功能實(shí)現(xiàn)8421BCD碼六進(jìn)制計(jì)數(shù)，畫(huà)出狀態(tài)圖（按Q3Q2Q1Q0

羅列）和連線(xiàn)圖。

輸入輸出

R0A·R0BS9A·S9BCP1

n0Q+

1

n1Q+

1

n2Q+

1

n3Q+

10×

0000

×1×1001

00↓

計(jì)數(shù)

33.用下降沿觸發(fā)的邊沿J-K觸發(fā)器以及適當(dāng)門(mén)電路實(shí)現(xiàn)給定特性表所示觸發(fā)功能的電路，要求寫(xiě)出驅(qū)動(dòng)方程，并畫(huà)出相應(yīng)的規(guī)律圖（A、B為輸入信號(hào)）。