微機(jī)原理與接口技術(shù)()

微機(jī)原理與接口技術(shù)()第一頁(yè)，共五十七頁(yè)，編輯于2023年，星期二內(nèi)容提要課程框架結(jié)構(gòu)、學(xué)習(xí)特點(diǎn)微型計(jì)算機(jī)的發(fā)展概況微型計(jì)算機(jī)系統(tǒng)簡(jiǎn)介第一章緒論2023/6/112第二頁(yè)，共五十七頁(yè)，編輯于2023年，星期二§1-1課程框架結(jié)構(gòu)和學(xué)習(xí)特點(diǎn)一、課程體系結(jié)構(gòu)8086/8088CPU雖然是80x86系列的原始型，但80x86匯編語(yǔ)言及高檔微處理器均以8086/8088為基礎(chǔ)發(fā)展起來(lái)，因此，本課程以8086/8088為背景介紹微處理器的結(jié)構(gòu)、微型計(jì)算機(jī)系統(tǒng)的組成、存儲(chǔ)器、接口技術(shù)以及匯編語(yǔ)言程序設(shè)計(jì)，為學(xué)習(xí)高檔微型計(jì)算機(jī)技術(shù)打下基礎(chǔ)。2023/6/113第三頁(yè)，共五十七頁(yè)，編輯于2023年，星期二§1-1課程框架結(jié)構(gòu)和學(xué)習(xí)特點(diǎn)8086系統(tǒng)結(jié)構(gòu)一、課程體系結(jié)構(gòu)尋址方式和指令系統(tǒng)程序設(shè)計(jì)存儲(chǔ)器接口芯片CPU的內(nèi)部結(jié)構(gòu)和工作原理.編寫(xiě)程序的基礎(chǔ)介紹程序設(shè)計(jì)的方法

存儲(chǔ)芯片的結(jié)構(gòu)和運(yùn)用

接口芯片的結(jié)構(gòu)和運(yùn)用

2023/6/114第四頁(yè)，共五十七頁(yè)，編輯于2023年，星期二§1-1課程框架結(jié)構(gòu)和學(xué)習(xí)特點(diǎn)二、學(xué)習(xí)特點(diǎn)難點(diǎn)整體概念建立困難指令較多，難記難用外圍芯片多，容易混淆要求課前預(yù)習(xí)，課后復(fù)習(xí)有問(wèn)題及時(shí)解決，勿產(chǎn)生堆積多交流，多討論獨(dú)立完成作業(yè)2023/6/115第五頁(yè)，共五十七頁(yè)，編輯于2023年，星期二§1-1課程框架結(jié)構(gòu)和學(xué)習(xí)特點(diǎn)三、參考書(shū)《微型計(jì)算機(jī)原理與接口技術(shù)》（第4版），周荷琴吳秀清編著，中國(guó)科學(xué)技術(shù)大學(xué)出版社《微型計(jì)算機(jī)原理及接口技術(shù)》，李伯成編著，電子工業(yè)出版社《微型計(jì)算機(jī)技術(shù)》，田艾平王力生卜艷萍編著，清華大學(xué)出版社2023/6/116第六頁(yè)，共五十七頁(yè)，編輯于2023年，星期二§1-2微型計(jì)算機(jī)的發(fā)展概況

1946年第一代電子計(jì)算機(jī)ENIAC（ElectronicNumericalIntegratorandCalculator）在美國(guó)（賓夕法尼亞大學(xué)）誕生。一、計(jì)算機(jī)的發(fā)展簡(jiǎn)史它裝有

18800個(gè)電子管、7萬(wàn)個(gè)電阻器。1萬(wàn)個(gè)電容器和6000個(gè)開(kāi)關(guān)，重達(dá)30噸，占地面積150多平方米，耗電150千瓦。2023/6/117第七頁(yè)，共五十七頁(yè)，編輯于2023年，星期二§1-2微型計(jì)算機(jī)的發(fā)展概況

一、計(jì)算機(jī)的發(fā)展簡(jiǎn)史第一代計(jì)算機(jī)：電子管計(jì)算機(jī)，1946年，以電子管為邏輯元件。操作指令是為特定任務(wù)而編制的，每種機(jī)器有不同的機(jī)器語(yǔ)言，功能受限，速度慢。使用真空管和磁鼓儲(chǔ)存數(shù)據(jù)。主要元件：18800個(gè)電子管，70000個(gè)電阻，500萬(wàn)個(gè)焊接點(diǎn)。其他：重30噸，占地150m2，耗電150kw，5000次/秒的加法運(yùn)算。2023/6/118第八頁(yè)，共五十七頁(yè)，編輯于2023年，星期二§1-2微型計(jì)算機(jī)的發(fā)展概況

一、計(jì)算機(jī)的發(fā)展簡(jiǎn)史第二代計(jì)算機(jī)：晶體管計(jì)算機(jī)，1958年，以晶體管為邏輯元件。與電子管相比、晶體管具有體積小、重量輕、壽命長(zhǎng)、效率高、功耗低等特點(diǎn)。晶體管計(jì)算機(jī)，降低了成本和體積，提高了運(yùn)算速度。高級(jí)語(yǔ)言（Fortran，Cobol）的出現(xiàn)，使計(jì)算機(jī)從原來(lái)的“科學(xué)計(jì)算”擴(kuò)展到“數(shù)據(jù)處理、過(guò)程控制”。2023/6/119第九頁(yè)，共五十七頁(yè)，編輯于2023年，星期二§1-2微型計(jì)算機(jī)的發(fā)展概況

一、計(jì)算機(jī)的發(fā)展簡(jiǎn)史第三代計(jì)算機(jī)：集成電路計(jì)算機(jī)，1965年，以中、小規(guī)模集成電路為邏輯元件。與晶體管相比，集成電路的體積更小，功耗更低，可靠性更高。第三代計(jì)算機(jī)由于采用了集成電路，計(jì)算速度從幾十萬(wàn)次提高到上千萬(wàn)次，體積大大縮小，價(jià)格也不斷下降。配上各類操作系統(tǒng)，性能大大提高。出現(xiàn)了交互式語(yǔ)言Basic、結(jié)構(gòu)化程序設(shè)計(jì)方法。

2023/6/1110第十頁(yè)，共五十七頁(yè)，編輯于2023年，星期二§1-2微型計(jì)算機(jī)的發(fā)展概況

一、計(jì)算機(jī)的發(fā)展簡(jiǎn)史第四代計(jì)算機(jī)：大規(guī)模集成電路計(jì)算機(jī)，1970年，以超大規(guī)模集成電路為邏輯元件。大規(guī)模集成電路（LSI）計(jì)算機(jī)，降低了成本和體積，提高了運(yùn)算速度。在實(shí)現(xiàn)微型化的同時(shí)，還實(shí)現(xiàn)了巨型化計(jì)算機(jī)網(wǎng)絡(luò)、分布式處理技術(shù)、數(shù)據(jù)庫(kù)管理等。微型計(jì)算機(jī)是第四代計(jì)算機(jī)的典型代表！2023/6/1111第十一頁(yè)，共五十七頁(yè)，編輯于2023年，星期二§1-2微型計(jì)算機(jī)的發(fā)展概況

二、微型計(jì)算機(jī)的發(fā)展第一代微處理器：1971年（4位和8位微處理器）微型計(jì)算機(jī)的發(fā)展通常以微處理芯片CPU的發(fā)展為基點(diǎn)，微處理器作為微型計(jì)算機(jī)的核心，其技術(shù)的快速發(fā)展推動(dòng)著整個(gè)微型計(jì)算機(jī)的進(jìn)步和更新?lián)Q代。微處理器發(fā)展經(jīng)歷五代：第二代微處理器：1973年（8位微處理器）第三代微處理器：1978年（16位微處理器）第四代微處理器：1983年（32位微處理器）第五代微處理器：1993年（64位微處理器）2023/6/1112第十二頁(yè)，共五十七頁(yè)，編輯于2023年，星期二§1-2微型計(jì)算機(jī)的發(fā)展概況

二、微型計(jì)算機(jī)的發(fā)展第一代微處理器：1971年（4位和8位微處理器）典型產(chǎn)品：

Intel4004（1971年，4位微處理器） Intel8008（1972年，8位微處理器）特點(diǎn)：工藝：PMOS集成度：2000只晶體管/片時(shí)鐘頻率：小于1MHz平均指令執(zhí)行時(shí)間：10~15μs采用機(jī)器語(yǔ)言編程。2023/6/1113第十三頁(yè)，共五十七頁(yè)，編輯于2023年，星期二§1-2微型計(jì)算機(jī)的發(fā)展概況

二、微型計(jì)算機(jī)的發(fā)展第二代微處理器：1973年（8位微處理器）典型產(chǎn)品：Intel8080（73年），MotorolaMC6800（74年），ZilogZ80（75年），Intel8085（76年）特點(diǎn)：工藝：NMOS集成度：9000只晶體管／片時(shí)鐘頻率：1~4MHz平均指令執(zhí)行時(shí)間：1~2μs有中斷和DMA等功能，指令系統(tǒng)相對(duì)完善，配備了匯編語(yǔ)言和高級(jí)語(yǔ)言（BASIC、FORTRAN語(yǔ)言），使用單用戶操作系統(tǒng)。2023/6/1114第十四頁(yè)，共五十七頁(yè)，編輯于2023年，星期二§1-2微型計(jì)算機(jī)的發(fā)展概況

二、微型計(jì)算機(jī)的發(fā)展第三代微處理器：1978年（16位微處理器）典型產(chǎn)品：Intel8086（1978年），ZilogZ8000（1979年），Motorola68000（1979年），Intel80286（1983年），Motorola68010（1983年）特點(diǎn)：工藝：HMOS集成度：2~7萬(wàn)只晶體管/片時(shí)鐘頻率：4~25MHz平均指令執(zhí)行時(shí)間：0.5μs2023/6/1115第十五頁(yè)，共五十七頁(yè)，編輯于2023年，星期二§1-2微型計(jì)算機(jī)的發(fā)展概況

二、微型計(jì)算機(jī)的發(fā)展第三代微處理器：1978年（16位微處理器）8086微處理器時(shí)鐘頻率為5MHz，數(shù)據(jù)總線16位，地址總線20位，可尋址1MB內(nèi)存空間。具有豐富的指令系統(tǒng)，采用多級(jí)中斷，多重尋址方式，有段寄存器結(jié)構(gòu)，配有磁盤(pán)操作系統(tǒng)，數(shù)據(jù)庫(kù)管理系統(tǒng)和多種高級(jí)語(yǔ)言，性能超過(guò)了70年代的中低檔小型機(jī)水平。2023/6/1116第十六頁(yè)，共五十七頁(yè)，編輯于2023年，星期二§1-2微型計(jì)算機(jī)的發(fā)展概況

二、微型計(jì)算機(jī)的發(fā)展第三代微處理器：1978年（16位微處理器）80286微處理器時(shí)鐘頻率為25MHz，地址總線24位，可尋址16MB內(nèi)存空間。提出了實(shí)模式和保護(hù)模式兩種存儲(chǔ)器管理模式，使之突破了8086訪問(wèn)1MB存儲(chǔ)空間的限制；引進(jìn)了段描述符表的概念，可訪問(wèn)1GB的虛擬地址空間；支持虛擬存儲(chǔ)器體系，滿足了多用戶和多任務(wù)的工作需要。2023/6/1117第十七頁(yè)，共五十七頁(yè)，編輯于2023年，星期二§1-2微型計(jì)算機(jī)的發(fā)展概況

二、微型計(jì)算機(jī)的發(fā)展第四代微處理器：1983年（32位微處理器）典型產(chǎn)品：ZilogZ80000（1983年），Motorola68020（1984年），Intel80386（1985年），Intel80486（1989年），Motorola68040（1989年）特點(diǎn)：工藝：CHMOS集成度：15~50萬(wàn)只晶體管／片時(shí)鐘頻率：16~40MHz平均指令執(zhí)行時(shí)間：<0.1μs2023/6/1118第十八頁(yè)，共五十七頁(yè)，編輯于2023年，星期二§1-2微型計(jì)算機(jī)的發(fā)展概況

二、微型計(jì)算機(jī)的發(fā)展第四代微處理器：1983年（32位微處理器）80386CPU數(shù)據(jù)總線和地址總線均為32位，尋址能力高達(dá)4GB，采用段頁(yè)式存儲(chǔ)器管理機(jī)制，提供帶有存儲(chǔ)器保護(hù)的虛擬存儲(chǔ)。采用6級(jí)流水線，即取指令，譯碼，內(nèi)存管理，執(zhí)行指令和總線訪問(wèn)并行操作。有快速局部總線，有一套支持的配件。

2023/6/1119第十九頁(yè)，共五十七頁(yè)，編輯于2023年，星期二§1-2微型計(jì)算機(jī)的發(fā)展概況

二、微型計(jì)算機(jī)的發(fā)展第四代微處理器：1983年（32位微處理器）80486CPU不僅將浮點(diǎn)運(yùn)算部件集成進(jìn)芯片之內(nèi)，又增加了8KB的片內(nèi)高速緩存（Cache），內(nèi)部數(shù)據(jù)總線寬度為64位。80486的整數(shù)處理部件采用了RISC技術(shù)（ReducedInstructionSetComputer，簡(jiǎn)化指令集合計(jì)算機(jī)），可以在一個(gè)時(shí)鐘周期內(nèi)執(zhí)行一條指令，使80486的處理速度極大提高。芯片內(nèi)部其它方面保留CISC（ComplexInstructionSetComputer，復(fù)雜指令系統(tǒng)

）用以處理復(fù)雜的指令，以保證兼容性。它還采用突發(fā)總線方式，大大提高了與內(nèi)存的數(shù)據(jù)交換速度。80486引進(jìn)了時(shí)鐘倍頻技術(shù)，使主頻超過(guò)100MHz成為可能。2023/6/1120第二十頁(yè)，共五十七頁(yè)，編輯于2023年，星期二§1-2微型計(jì)算機(jī)的發(fā)展概況

二、微型計(jì)算機(jī)的發(fā)展第五代微處理器：1993年開(kāi)始（32位向64位微處理器過(guò)渡）典型產(chǎn)品：Pentium（1993年），PentiumPro（1995年） PentiumⅡ（1997年），PentiumⅢ（1999年），Pentium4（2000年），Core（2006年）Pentium處理器不僅保留了與80486的兼容，而且在內(nèi)部集成了浮點(diǎn)運(yùn)算器和兩個(gè)8KB的Cache，分別用于保存指令與數(shù)據(jù)；還提供了兩條并行的流水線，形成超標(biāo)量的體系結(jié)構(gòu)，大大提高了指令的并行運(yùn)算速度。CPU的內(nèi)部工作頻率為60～100MHz，使Pentium處理器可在一個(gè)機(jī)器周期內(nèi)執(zhí)行完兩條指令。特點(diǎn)2023/6/1121第二十一頁(yè)，共五十七頁(yè)，編輯于2023年，星期二§1-2微型計(jì)算機(jī)的發(fā)展概況

二、微型計(jì)算機(jī)的發(fā)展PentiumPro內(nèi)部數(shù)據(jù)總線與地址總線均為64位，采用3路超標(biāo)量體系結(jié)構(gòu)，14級(jí)超級(jí)流水線，非順序執(zhí)行指令，進(jìn)行分支指令預(yù)測(cè)技術(shù)和數(shù)據(jù)流分析，可實(shí)現(xiàn)指令的動(dòng)態(tài)執(zhí)行；PentiumⅡ雙重獨(dú)立總線結(jié)構(gòu)（二級(jí)高速緩存總線及處理器到主存的系統(tǒng)總線分別獨(dú)立）；內(nèi)置多媒體擴(kuò)展技術(shù)；將256～512KB的L2Cache集成到CPU中，優(yōu)化了L2Cache到系統(tǒng)總線的輸入隊(duì)列和數(shù)據(jù)緩沖器；PentiumⅢ主頻為450MHz，系統(tǒng)總線頻率為100MHz；增加了70余條三維圖像處理指令—SSE指令集；PentiumⅢ主頻為450～700MHz。2023/6/1122第二十二頁(yè)，共五十七頁(yè)，編輯于2023年，星期二§1-2微型計(jì)算機(jī)的發(fā)展概況

二、微型計(jì)算機(jī)的發(fā)展Pentium4主頻可達(dá)1.5GHz～3.6GHz，它采用了一系列新技術(shù)，包括400MHz的系統(tǒng)總線和雙通道的DRAM、專用的跟蹤緩沖器（用來(lái)保存已解碼的指令和轉(zhuǎn)移高速處理所需的數(shù)據(jù)）、超線程技術(shù)（為每個(gè)CPU設(shè)置兩個(gè)入口，相當(dāng)于兩個(gè)邏輯CPU），以及20級(jí)的超長(zhǎng)流水線技術(shù)和高級(jí)動(dòng)態(tài)分支技術(shù)，同時(shí)引入了為加速執(zhí)行各種應(yīng)用程序而設(shè)計(jì)的包括144條多媒體及圖形指令（SSE2），從而使Pentium4CPU能夠更好地滿足互聯(lián)網(wǎng)用戶的要求。特點(diǎn)2023/6/1123第二十三頁(yè)，共五十七頁(yè)，編輯于2023年，星期二§1-2微型計(jì)算機(jī)的發(fā)展概況

二、微型計(jì)算機(jī)的發(fā)展Core（酷睿）處理器采用先進(jìn)的雙核架構(gòu)，將兩個(gè)微處理器內(nèi)核封裝在一起，共享二級(jí)緩存和系統(tǒng)總線，可以根據(jù)工作負(fù)載情況，將共享二級(jí)高速緩存動(dòng)態(tài)分配到每個(gè)處理器內(nèi)核。特點(diǎn)2023/6/1124第二十四頁(yè)，共五十七頁(yè)，編輯于2023年，星期二INTEL微處理器性能演進(jìn)表地址總線數(shù)據(jù)總線存儲(chǔ)器尋址空間一級(jí)緩存二級(jí)緩存工作頻率(Hz)集成度(只/片)808016864KB2M450080882081MB5M29000808620161MB5/8/10M2900080286241616MB12/20/25M13.4萬(wàn)80386SX241616MB16/25/33M27.5萬(wàn)80386DX32324GB16/33/40M27.5萬(wàn)80486DX32324GB8KB25~100M120萬(wàn)Pentium32644GB16KB66~200M310萬(wàn)PentiumMMX32(36)6464GB16KB200~300M450萬(wàn)性能芯片2023/6/1125第二十五頁(yè)，共五十七頁(yè)，編輯于2023年，星期二地址總線數(shù)據(jù)總線存儲(chǔ)器尋址空間一級(jí)緩存二級(jí)緩存工作頻率(Hz)集成度(只/片)PentiumPro366464GB16KB256KB150~200M550萬(wàn)PⅡ366464GB32KB512KB233~450M750萬(wàn)PⅡXeon366464GB32KB512KB350~450M750萬(wàn)PⅢ366464GB32KB512KB450M~1.4G950萬(wàn)P4366464GB32KB256KB~2MB1.3~3.8G1.25億Core366464GB64KB2MB~8MB1.8~3.0G2.91億CoreXeon40641024GB64KB2MB~12MB1.6~3.0G8.2億INTEL微處理器性能演進(jìn)表（續(xù)）性能芯片2023/6/1126第二十六頁(yè)，共五十七頁(yè)，編輯于2023年，星期二§1-3微型計(jì)算機(jī)系統(tǒng)

控制器輸出設(shè)備

CPU

存儲(chǔ)器運(yùn)算器ALU輸入設(shè)備微型計(jì)算機(jī)的基本結(jié)構(gòu)屬于馮·諾依曼型計(jì)算機(jī)。它包括運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備和輸出設(shè)備五個(gè)組成部分，基本工作原理是存儲(chǔ)器存儲(chǔ)程序控制的原理。早期的馮·諾依曼機(jī)結(jié)構(gòu)上以運(yùn)算器和控制器為中心，隨著計(jì)算機(jī)系統(tǒng)的發(fā)展，現(xiàn)已演化為以存儲(chǔ)器為中心的結(jié)構(gòu)。2023/6/1127第二十七頁(yè)，共五十七頁(yè)，編輯于2023年，星期二§1-3微型計(jì)算機(jī)系統(tǒng)

一、微處理器、微型計(jì)算機(jī)、微型計(jì)算機(jī)系統(tǒng)微處理器(Microprocessor)

只是一個(gè)中央處理器(CPU)，由算術(shù)邏輯部件(ALU)、累加器和寄存器組、指令指針寄存器IP

、段寄存器、時(shí)序和控制邏輯部件、內(nèi)部總線等組成。算術(shù)邏輯部件(ALU)：主要完成算術(shù)運(yùn)算及邏輯運(yùn)算。數(shù)據(jù)寄存器和變址及指針寄存器：用來(lái)存放參加運(yùn)算的數(shù)據(jù)、中間結(jié)果或地址。指令指針寄存器IP：指向要執(zhí)行的下一條指令的偏移地址。2023/6/1128第二十八頁(yè)，共五十七頁(yè)，編輯于2023年，星期二§1-3微型計(jì)算機(jī)系統(tǒng)

一、微處理器、微型計(jì)算機(jī)、微型計(jì)算機(jī)系統(tǒng)微處理器(Microprocessor) 段寄存器：給出存儲(chǔ)單元的段地址，與偏移地址組成20位物理地址對(duì)存儲(chǔ)器尋址。時(shí)序和控制邏輯部件：負(fù)責(zé)對(duì)整機(jī)的控制，使CPU內(nèi)部、外部協(xié)調(diào)工作。內(nèi)部總線：總線用來(lái)傳送CPU內(nèi)部的數(shù)據(jù)及控制信號(hào)。微處理器不能構(gòu)成獨(dú)立工作的系統(tǒng)，也不能獨(dú)立執(zhí)行程序，必須配上存儲(chǔ)器、外部輸入/輸出接口構(gòu)成一臺(tái)微型計(jì)算機(jī)方能工作。2023/6/1129第二十九頁(yè)，共五十七頁(yè)，編輯于2023年，星期二§1-3微型計(jì)算機(jī)系統(tǒng)

一、微處理器、微型計(jì)算機(jī)、微型計(jì)算機(jī)系統(tǒng)微處理器(Microprocessor)2023/6/1130第三十頁(yè)，共五十七頁(yè)，編輯于2023年，星期二§1-3微型計(jì)算機(jī)系統(tǒng)

一、微處理器、微型計(jì)算機(jī)、微型計(jì)算機(jī)系統(tǒng)微型計(jì)算機(jī)微型計(jì)算機(jī)的組成：CPU存儲(chǔ)器I/O接口電路系統(tǒng)總線具有運(yùn)算能力，能獨(dú)立執(zhí)行程序，但若沒(méi)有輸入/輸出設(shè)備，數(shù)據(jù)和程序不能輸入，運(yùn)算結(jié)果無(wú)法顯示或輸出，仍不能正常工作，因此必須構(gòu)成一個(gè)微型計(jì)算機(jī)系統(tǒng)才能方便人們應(yīng)用。2023/6/1131第三十一頁(yè)，共五十七頁(yè)，編輯于2023年，星期二§1-3微型計(jì)算機(jī)系統(tǒng)

一、微處理器、微型計(jì)算機(jī)、微型計(jì)算機(jī)系統(tǒng)微型計(jì)算機(jī)2023/6/1132第三十二頁(yè)，共五十七頁(yè)，編輯于2023年，星期二§1-3微型計(jì)算機(jī)系統(tǒng)

一、微處理器、微型計(jì)算機(jī)、微型計(jì)算機(jī)系統(tǒng)微型計(jì)算機(jī)系統(tǒng)微型計(jì)算機(jī)系統(tǒng)的構(gòu)成：微型計(jì)算機(jī)＋外部輸入／輸出設(shè)備＋系統(tǒng)軟件2023/6/1133第三十三頁(yè)，共五十七頁(yè)，編輯于2023年，星期二§1-3微型計(jì)算機(jī)系統(tǒng)

一、微處理器、微型計(jì)算機(jī)、微型計(jì)算機(jī)系統(tǒng)微型計(jì)算機(jī)系統(tǒng)2023/6/1134第三十四頁(yè)，共五十七頁(yè)，編輯于2023年，星期二§1-3微型計(jì)算機(jī)系統(tǒng)

ALU寄存器控制部件系統(tǒng)軟件：DOS、Windows95/98/2000應(yīng)用軟件：WPS、Word、Photoshop微處理器CPU

存儲(chǔ)器(RAM,ROM)I/O接口總線硬件軟件微型計(jì)算機(jī)系統(tǒng)微型計(jì)算機(jī)外設(shè)鍵盤(pán)、鼠標(biāo)顯示器軟驅(qū)、硬盤(pán)、光驅(qū)打印機(jī)、掃描儀概念對(duì)照[微處理器、微型計(jì)算機(jī)、微型計(jì)算機(jī)系統(tǒng)]2023/6/1135第三十五頁(yè)，共五十七頁(yè)，編輯于2023年，星期二§1-3微型計(jì)算機(jī)系統(tǒng)

二、存儲(chǔ)器存儲(chǔ)器：內(nèi)部存儲(chǔ)器（內(nèi)存或主存）和外部存儲(chǔ)器。1.內(nèi)部存儲(chǔ)器內(nèi)存存放當(dāng)前正在使用或經(jīng)常使用的程序和數(shù)據(jù)，CPU可以直接訪問(wèn)。內(nèi)存主要是半導(dǎo)體存儲(chǔ)器，分為隨機(jī)存取存儲(chǔ)器RAM和只讀存儲(chǔ)器ROM。2023/6/1136第三十六頁(yè)，共五十七頁(yè)，編輯于2023年，星期二§1-3微型計(jì)算機(jī)系統(tǒng)

二、存儲(chǔ)器1.內(nèi)部存儲(chǔ)器隨機(jī)存取存儲(chǔ)器RAMRAM可以隨機(jī)讀寫(xiě)，斷電后存儲(chǔ)內(nèi)容消失。RAM又可分為動(dòng)態(tài)RAM（DRAM）和靜態(tài)RAM（SRAM）。DRAM用MOS電路和電容作為存儲(chǔ)單元，由于電容放電要定時(shí)對(duì)其充電，稱為刷新。特點(diǎn)是高密度，但存取速度慢。SRAM用雙極型電路或MOS電路組成觸發(fā)器作存儲(chǔ)單元，不需要刷新。特點(diǎn)是高速度，但存儲(chǔ)容量小。2023/6/1137第三十七頁(yè)，共五十七頁(yè)，編輯于2023年，星期二§1-3微型計(jì)算機(jī)系統(tǒng)

二、存儲(chǔ)器1.內(nèi)部存儲(chǔ)器只讀存儲(chǔ)器ROMROM只能讀出已存儲(chǔ)的內(nèi)容，不能寫(xiě)入，斷電后存儲(chǔ)內(nèi)容不會(huì)消失。ROM又可分為可編程只讀存儲(chǔ)器PROM、可編程可擦除只讀存儲(chǔ)器EPROM

和EEPROM。Cache存儲(chǔ)空間較小、存取速度較高，位于CPU和主存之間。存放了處理機(jī)經(jīng)常使用的程序和數(shù)據(jù)，使CPU可快速?gòu)腃ache中讀寫(xiě)所需的指令和數(shù)據(jù)，減少了訪問(wèn)主存的次數(shù)，提高了整個(gè)處理機(jī)的性能。高速緩存存儲(chǔ)器Cache2023/6/1138第三十八頁(yè)，共五十七頁(yè)，編輯于2023年，星期二§1-3微型計(jì)算機(jī)系統(tǒng)

二、存儲(chǔ)器2.外部存儲(chǔ)器外存存放“海量”數(shù)據(jù)，相對(duì)來(lái)說(shuō)不經(jīng)常使用，CPU使用時(shí)要先調(diào)入內(nèi)存。典型的外存有軟盤(pán)、硬盤(pán)、光盤(pán)、優(yōu)盤(pán)等。3.存儲(chǔ)器組織16位微機(jī)系列配置2個(gè)存儲(chǔ)體，分別連接數(shù)據(jù)總線D7～D0和D15～D8，一次數(shù)據(jù)總線傳送16位數(shù)據(jù)。32位微機(jī)系列配置4個(gè)存儲(chǔ)體，分別連接數(shù)據(jù)總線D7～D0、D15～D8、D23～D16及D31～D24，一次數(shù)據(jù)總線傳送32位數(shù)。Pentium以上的微機(jī)配置8個(gè)存儲(chǔ)體，分別連接64位數(shù)據(jù)總線

。2023/6/1139第三十九頁(yè)，共五十七頁(yè)，編輯于2023年，星期二§1-3微型計(jì)算機(jī)系統(tǒng)

二、存儲(chǔ)器4.存儲(chǔ)器性能指標(biāo)存儲(chǔ)容量：指存儲(chǔ)器有多少，基本存儲(chǔ)單元為位（bit）一般以字節(jié)（Byte）或字（Word）來(lái)計(jì)算，常用的單位為KB（1024Byte），MB（1024KB），GB（1024MB）

，TB（1024GB）。存取速度：指從存儲(chǔ)器中讀出數(shù)據(jù)或數(shù)據(jù)寫(xiě)入存儲(chǔ)器所需要的時(shí)間。包括CPU給出存儲(chǔ)器地址，存儲(chǔ)器的選通信號(hào)和讀/寫(xiě)信號(hào)到存儲(chǔ)單元數(shù)據(jù)讀出或?qū)懭胍淮?，存?chǔ)器恢復(fù)階段等時(shí)間的總和。2023/6/1140第四十頁(yè)，共五十七頁(yè)，編輯于2023年，星期二§1-3微型計(jì)算機(jī)系統(tǒng)

三、I/O接口I/O接口電路用于CPU（或存儲(chǔ)器）與外設(shè)之間的信息交換。由于外設(shè)種類繁多，這些設(shè)備與CPU之間的工作速度不同，信號(hào)電平不同，數(shù)據(jù)格式不同，因此要配備不同的I/O接口電路來(lái)輔助CPU工作，實(shí)現(xiàn)CPU與外設(shè)之間的速度匹配，信號(hào)電平匹配，信號(hào)格式匹配，時(shí)序控制，中斷控制等。2023/6/1141第四十一頁(yè)，共五十七頁(yè)，編輯于2023年，星期二§1-3微型計(jì)算機(jī)系統(tǒng)

四、總線總線BUS存儲(chǔ)器I/O接口輸入設(shè)備I/O接口輸出設(shè)備CPU總線：計(jì)算機(jī)系統(tǒng)中，各個(gè)部件之間傳送信息的公共通路。總線分類：內(nèi)部總線、元件級(jí)總線、系統(tǒng)總線（板級(jí)總線）、外部總線。2023/6/1142第四十二頁(yè)，共五十七頁(yè)，編輯于2023年，星期二§1-3微型計(jì)算機(jī)系統(tǒng)

四、總線1.總線標(biāo)準(zhǔn)的特性物理特性：指總線物理連接的方式。包括總線的根數(shù)、總線的插頭、插座是什么形狀、引腳是如何排列等。功能特性：總線中每一根線的功能是什么。電氣特性:定義每一根線上信號(hào)的傳遞方向及有效電平范圍。時(shí)間特性：定義了每一根線上的信號(hào)在什么時(shí)間有效。2023/6/1143第四十三頁(yè)，共五十七頁(yè)，編輯于2023年，星期二2.總線分類內(nèi)部總線：是微處理器內(nèi)部各個(gè)部件之間傳送信息的通路。有單總線結(jié)構(gòu)、雙總線、三總線結(jié)構(gòu)等。其中單總線結(jié)構(gòu)有利于集成度提高及成品率提高；雙總線或三總線結(jié)構(gòu)有利于內(nèi)部數(shù)據(jù)傳送速度加快。元件級(jí)總線：連接計(jì)算機(jī)系統(tǒng)中兩個(gè)主要部件的總線。地址總線是CPU用來(lái)向存儲(chǔ)器或I/O端口傳送地址的，是三態(tài)單向總線。地址總線的位數(shù)決定了CPU可直接尋址的內(nèi)存容量。數(shù)據(jù)總線是CPU與存儲(chǔ)器及外設(shè)交換數(shù)據(jù)的通路，是三態(tài)雙向總線?？刂瓶偩€是用來(lái)傳輸控制信號(hào)的，傳送方向就具體控制信號(hào)而定。2023/6/1144第四十四頁(yè)，共五十七頁(yè)，編輯于2023年，星期二2.總線分類系統(tǒng)總線：是微處理機(jī)箱內(nèi)的底板總線，用來(lái)連接構(gòu)成微處理機(jī)的各個(gè)插件板。在80x86系列微機(jī)系統(tǒng)中，使用的系統(tǒng)總線主要有：ISA總線（工業(yè)標(biāo)準(zhǔn)體系結(jié)構(gòu)總線）、EISA總線（擴(kuò)展工業(yè)標(biāo)準(zhǔn)體系結(jié)構(gòu)總線）、VESA總線（視頻電子標(biāo)準(zhǔn)協(xié)會(huì)）、PCI總線（外設(shè)互連局部總線）。外部總線：用于微處理機(jī)系統(tǒng)與系統(tǒng)之間，系統(tǒng)與外設(shè)之間的信息通路。這種總線數(shù)據(jù)的傳送方式有并行方式和串行方式。如：RS-232總線（串行）、IEEE-488總線（并行）、USB總線（串行）。2023/6/1145第四十五頁(yè)，共五十七頁(yè)，編輯于2023年，星期二§1-3微型計(jì)算機(jī)系統(tǒng)

四、總線DSESSSCSIP數(shù)據(jù)暫存器執(zhí)行部件控制電路指令譯碼器總線接口控制電路AXBXCXDXAHBHCHDHSIDIBPSPALBLCLDL寄存器組BIUABDBCB地址加法器指令隊(duì)列PSW標(biāo)志寄存器EU運(yùn)算器DSESSSCSIP數(shù)據(jù)暫存器執(zhí)行部件控制電路指令譯碼器總線接口控制電路AXBXCXDXAHBHCHDHSIDIBPSPALBLCLDL寄存器組地址AB數(shù)據(jù)總線DB控制總線CB地址加法器指令隊(duì)列運(yùn)算器PSW標(biāo)志寄存器2023/6/1146第四十六頁(yè)，共五十七頁(yè)，編輯于2023年，星期二§1-3微型計(jì)算機(jī)系統(tǒng)

四、總線存儲(chǔ)器I/O接口輸入設(shè)備I/O接口數(shù)據(jù)總線DB控制總線CB地址總線AB輸出設(shè)備CPU2023/6/1147第四十七頁(yè)，共五十七頁(yè)，編輯于2023年，星期二§1-3微型計(jì)算機(jī)系統(tǒng)

四、總線系統(tǒng)總線2023/6/1148第四十八頁(yè)，共五十七頁(yè)，編輯于2023年，星期二§1-3微型計(jì)算機(jī)系統(tǒng)

四、總線2023/6/1149第四十九頁(yè)，共五十七頁(yè)，編輯于2023年，星期二ISA插槽PCI插槽A