計算機組成原理白中英本科生試題庫整理附答案

千里之行，始于足下讓知識帶有溫度。第第2頁/共2頁精品文檔推薦計算機組成原理白中英本科生試題庫整理附答案一、挑選題

1從器件角度看，計算機經(jīng)受了五代變化。但從系統(tǒng)結(jié)構(gòu)看，至今絕大多數(shù)計算機仍屬于（B）計算機。

A并行

B馮·諾依曼

C智能

D串行

2某機字長32位，其中1位表示符號位。若用定點整數(shù)表示，則最小負整數(shù)為（A）。

A-(231-1)

B-(230-1)

C-(231+1)

D-(230+1)

3以下有關(guān)運算器的描述，（C）是正確的。

A只做加法運算

B只做算術(shù)運算

C算術(shù)運算與規(guī)律運算

D只做規(guī)律運算

4EEPROM是指（D）

A讀寫存儲器

B只讀存儲器

C閃速存儲器

D電擦除可編程只讀存儲器

5常用的虛擬存儲系統(tǒng)由（B）兩級存儲器組成，其中輔存是大容量的磁表面存儲器。

Acache-主存

B主存-輔存

Ccache-輔存

D通用寄存器-cache

6RISC訪內(nèi)指令中，操作數(shù)的物理位置普通支配在（D）

A棧頂和次棧頂

B兩個主存單元

C一個主存單元和一個通用

寄存器

D兩個通用寄存器

7當(dāng)前的CPU由（B）組成。

A控制器

B控制器、運算器、cache

C運算器、主存

D控制器、ALU、主存

8流水CPU是由一系列叫做“段”的處理部件組成。和具備m個并行部件的CPU相比，一個m段流水CPU的吞吐能力是（A）。

A具備同等水平

B不具備同等水平

C小于前者

D大于前者

9在集中式總線仲裁中，（A）方式響應(yīng)時光最快。

A自立哀求

B計數(shù)器定時查詢

C菊花鏈

D分布式仲裁

10CPU中跟蹤指令后繼地址的寄存器是（C）。

A地址寄存器

B指令計數(shù)器

C程序計數(shù)器

D指令寄存器

11從信息流的傳輸速度來看，（A）系統(tǒng)工作效率最低。

A單總線

B雙總線

C三總線

D多總線

12單級中斷系統(tǒng)中，CPU一旦響應(yīng)中斷，立刻關(guān)閉（C）標志，以防止本次中斷服務(wù)結(jié)束前同級的其他中斷源產(chǎn)生另一次中斷舉行干擾。

A中斷允許

B中斷哀求

C中斷屏蔽

DDMA哀求

13下面操作中應(yīng)當(dāng)由特權(quán)指令完成的是（B）。

A設(shè)置定時器的初值

B從用戶模式切換到管理員

模式

C開定時器中斷

D關(guān)中斷

14馮·諾依曼機工作的基本方式的特點是（B）。

A多指令流單數(shù)據(jù)流

B按地址拜訪并挨次執(zhí)行指令

C堆棧操作

D存貯器按內(nèi)容挑選地址

15在機器數(shù)（B）中，零的表示形式是唯一的。

A原碼

B補碼

C移碼

D反碼

16在定點二進制運算器中，減法運算普通通過（D）來實現(xiàn)。

A原碼運算的二進制減法

器

B補碼運算的二進制減法器

C原碼運算的十進制加法器

D補碼運算的二進制加法器17某計算機字長32位，其存儲容量為256MB，若按單字編址，它的尋址范圍是（D）。

A0—64M

BB0—32MB

C0—32M

D0—64M

18主存貯器和CPU之間增強cache的目的是（A）。

A解決CPU和主存之間的

速度匹配問題B擴大主存貯器容量C擴大CPU中通用寄存器的

數(shù)量

D既擴大主存貯器容量，又擴

大CPU中通用寄存器的數(shù)

量

19單地址指令中為了完成兩個數(shù)的算術(shù)運算，除地址碼指明的一個操作數(shù)外，另一個常需采納（C）。

A堆棧尋址方式

B立刻尋址方式

C隱含尋址方式

D間接尋址方式20同步控制是（C）。

A只適用于CPU控制的方

式B只適用于外圍設(shè)備控制的

方式

C由統(tǒng)一時序信號控制的方

式

D全部指令執(zhí)行時光都相同

的方式

21描述PCI總線中基本概念不正確的句子是（CD）。

APCI總線是一個與處理

BPCI總線的基本傳輸機制

CPCI設(shè)備一定是主設(shè)備

D系統(tǒng)中只允許有一條PCI

器無關(guān)的高速外圍設(shè)備是猝發(fā)式傳送總線

22CRT的辨別率為1024×1024像素，像素的色彩數(shù)為256，則刷新存儲器的容量為（B）

A512K

BB1MB

C256KB

D2MB

23為了便于實現(xiàn)多級中斷，保存現(xiàn)場信息最有效的方法是采納（B）。

A通用寄存器

B堆棧

C存儲器

D外存

24特權(quán)指令是由（C）執(zhí)行的機器指令。

A中斷程序

B用戶程序

C操作系統(tǒng)核心程序

DI/O程序25虛擬存儲技術(shù)主要解決存儲器的（B）問題。

A速度

B擴大存儲容量

C成本

D前三者兼顧26引入多道程序的目的在于（A）。

A充分利用CPU，削減等

待CPU時光B提高實時響應(yīng)速度C有利于代碼分享，削減主

輔存信息交換量

D充分利用存儲器

27下列數(shù)中最小的數(shù)是（C）

A（101001）2

B（52）8

C（101001）BC

DD（233）1628某DRAM芯片，其存儲容量為512×8位，該芯片的地址線和數(shù)據(jù)線的數(shù)目是（D）。

A8，512

B512，8

C18，8

D19，829在下面描述的匯編語言基本概念中，不正確的表述是（D）。

A對程序員的訓(xùn)練要求來

說，需要硬件學(xué)問B匯編語言對機器的依靠性

高

C用匯編語言編寫程序的難

度比高級語言小

D匯編語言編寫的程序執(zhí)行

速度比高級語言慢

30交錯存儲器實質(zhì)上是一種多模塊存儲器，它用（A）方式執(zhí)行多個自立的讀寫操作。

A流水

B資源重復(fù)

C挨次

D資源分享31寄存器間接尋址方式中，操作數(shù)在（B）。

A通用寄存器

B主存單元

C程序計數(shù)器

D堆棧

32機器指令與微指令之間的關(guān)系是（A）。

A用若干條微指令實現(xiàn)一

條機器指令B用若干條機器指令實現(xiàn)一

條微指令

C用一條微指令實現(xiàn)一條機

器指令

D用一條機器指令實現(xiàn)一條

微指令

33描述多媒體CPU基本概念中，不正確的是（CD）。

A多媒體CPU是帶有MMX

技術(shù)的處理器BMMX是一種多媒體擴展結(jié)

構(gòu)

CMMX指令集是一種多指令

流多數(shù)據(jù)流的并行處理指

令

D多媒體CPU是以超標量結(jié)

構(gòu)為基礎(chǔ)的CISC機器

34在集中式總線仲裁中，（A）方式對電路故障最敏感。

A菊花鏈

B自立哀求

C計數(shù)器定時查詢D

35流水線中造成控制相關(guān)的緣由是執(zhí)行（A）指令而引起。

A條件轉(zhuǎn)移

B訪內(nèi)

C算邏

D無條件轉(zhuǎn)移

36PCI總線是一個高帶寬且與處理器無關(guān)的標準總線。下面描述中不正確的是（B）。

A采納同步定時協(xié)

議

B采納分布式仲裁策略

C具有自動配置能力

D適合于低成本的小系統(tǒng)37下面陳述中，不屬于外圍設(shè)備三個基本組成部分的是（D）。

A存儲介質(zhì)

B驅(qū)動裝置

C控制電路

D計數(shù)器

38中斷處理過程中，（B）項是由硬件完成。

A關(guān)中斷

B開中斷

C保存CPU現(xiàn)場

D恢復(fù)CPU現(xiàn)場

39IEEE1394是一種高速串行I/O標準接口。以下選項中，（D）項不屬于IEEE1394的協(xié)議集。

A業(yè)務(wù)層

B鏈路層

C物理層

D串行總線管理

40運算器的核心功能部件是（B）。

A數(shù)據(jù)總線

BALU

C狀態(tài)條件寄存器

D通用寄存器

41某單片機字長32位，其存儲容量為4MB。若按字編址，它的尋址范圍是（A）。

A1M

B4MB

C4M

D1MB

42某SRAM芯片，其容量為1M×8位，除電源和接地端外，控制端有E和R/W#，該芯片的管腳引出線數(shù)目是（D）。

A20

B28

C30

D32

43雙端口存儲器所以能舉行高速讀/寫操作，是由于采納（D）。

A高速芯片

B新型器件

C流水技術(shù)

D兩套互相自立的讀寫電路44單地址指令中為了完成兩個數(shù)的算術(shù)運算，除地址碼指明的一個操作數(shù)以外，另一個數(shù)常需采納（C）。A堆棧尋址方式B立刻尋址方式C隱含尋址方式D間接尋址方式45為確定下一條微指令的地址，通常采納斷定方式，其基本思想是（C）。A用程序計數(shù)器PC來產(chǎn)生后繼微指令地址B用微程序計數(shù)器μPC來產(chǎn)生后繼微指令地址C通過微指令挨次控制字段由設(shè)計者指定或由設(shè)計者指定的判別字段控制產(chǎn)生后繼微指令地址

D通過指令中指定一個特地

字段來控制產(chǎn)生后繼微指

令地址二、填空題

1字符信息是符號數(shù)據(jù)，屬于處理（非數(shù)值）領(lǐng)域的問題，國際上采納的字符系統(tǒng)是七單位的（ASCII）碼。P23

2按IEEE754標準，一個32位浮點數(shù)由符號位S（1位）、階碼E（8位）、尾數(shù)M（23位）三個域組成。其中階碼E的值等于指數(shù)的真值（e）加上一個固定的偏移值（127）。P17

3雙端口存儲器和多模塊交錯存儲器屬于并行存儲器結(jié)構(gòu)，其中前者采納（空間）并行技術(shù)，后者采納（時光）并行技術(shù)。P86

4衡量總線性能的重要指標是（總線帶寬），它定義為總線本身所能達到的最高傳輸速率，單位是兆字節(jié)每秒（MB/s）。P186

5在計算機術(shù)語中，將ALU控制器和（cache）存儲器合在一起稱為（CPU）。P139

6數(shù)的真值變成機器碼可采納原碼表示法，反碼表示法，（補碼）表示法，（移碼）表示法。P19-P21

7廣泛使用的（SRAM）和（DRAM）都是半導(dǎo)體隨機讀寫存儲器。前者的速度比后者快，但集成度不如后者高。P66

8反映主存速度指標的三個術(shù)語是存取時光、（存儲周期）和（存儲器帶寬）。P66

9形成指令地址的辦法稱為指令尋址，通常是（挨次）尋址，碰到轉(zhuǎn)移指令時（跳動）尋址。P12310CPU從（主存中）取出一條指令并執(zhí)行這條指令的時光和稱為（指令周期）。

11定點32位字長的字，采納2的補碼形式表示時，一個字所能表示的整數(shù)范圍是（-2的31次方到2的31次方減1）。P20

12IEEE754標準規(guī)定的64位浮點數(shù)格式中，符號位為1位，階碼為11位，尾數(shù)為52位，則它能表示的最大規(guī)格化正數(shù)為（+［1+（1-522-）］10252?）。P18？？？？

13浮點加、減法運算的步驟是（0操作處理）、（比較階碼大小并完成對階）、（尾數(shù)舉行加或減運算）、（結(jié)果規(guī)格化并舉行舍入處理）、（溢出處理）。P52

14某計算機字長32位，其存儲容量為64MB，若按字編址，它的存儲系統(tǒng)的地址線至少需要（14）條。32

1024

64?KB=2048KB(尋址范圍)=2048=?)(8化為字的形式21415一個組相聯(lián)映射的Cache，有128塊，每組4塊，主存共有16384塊，每塊64個字，則主存地址共（20）位，其中主存字塊標記應(yīng)為（8）位，組地址應(yīng)為（6）位，Cache地址共（7）位。182=1638464

?字28=

4

12816384

÷26=412827=128

16CPU存取出一條指令并執(zhí)行該指令的時光叫（指令周期），它通常包含若干個（CPU周期），而后者又包含若干個（時鐘周期）。P131

17計算機系統(tǒng)的層次結(jié)構(gòu)從下至上可分為五級，即微程序設(shè)計級（或規(guī)律電路級）、普通機器級、操作系統(tǒng)級、（匯編語言）級、（高級語言）級。P13

18十進制數(shù)在計算機內(nèi)有兩種表示形式：（字符串）形式和（壓縮的十進制數(shù)串）形式。前者主要用在非數(shù)值計算的應(yīng)用領(lǐng)域，后者用于直接完成十進制數(shù)的算術(shù)運算。P19

19一個定點數(shù)由符號位和數(shù)值域兩部分組成。按小數(shù)點位置不同，定點數(shù)有（純小數(shù)）和（純整數(shù)）兩種表示辦法。P16

20對存儲器的要求是容量大、速度快、成本低，為了解決這三方面的沖突，計算機采納多級存儲體系結(jié)構(gòu)，即（高速緩沖存儲器）、（主存儲器）、（外存儲器）。P66

21高級的DRAM芯片增加了基本DRAM的功能，存取周期縮短至20ns以下。舉出三種高級DRAM芯片，它們是（FPM-DRAM）、（CDRAM）、（SDRAM）。P75

22一個較完美的指令系統(tǒng)，應(yīng)該有（數(shù)據(jù)處理）、（數(shù)據(jù)存儲）、（數(shù)據(jù)傳送）、（程序控制）四大類指令。P119

23機器指令對四種類型的數(shù)據(jù)舉行操作。這四種數(shù)據(jù)類型包括（地址）型數(shù)據(jù)、（數(shù)值）型數(shù)據(jù)、（字符）型數(shù)據(jù)、（規(guī)律）型數(shù)據(jù)。P110

24CPU中保存當(dāng)前正在執(zhí)行的指令的寄存器是（指令寄存器），指示下一條指令地址的寄存器是（程序寄存器），保存算術(shù)規(guī)律運算結(jié)果的寄存器是（數(shù)據(jù)緩沖寄沖器）和（狀態(tài)字寄存器）。P129

25數(shù)的真值變成機器碼時有四種表示辦法，即（原碼）表示法，（補碼）表示法，（移碼）表示法，（反碼）表示法。P19-P21

26主存儲器的技術(shù)指標有（存儲容量），（存取時光），（存儲周期），（存儲器帶寬）。P67

27cache和主存構(gòu)成了（內(nèi)存儲器），全由（CPU）來實現(xiàn)。P66

31接使用西文鍵盤輸入漢字，舉行處理，并顯示打印漢字，要解決漢字的（輸入編碼）、（漢字內(nèi)碼）和（字模碼）三種不同用途的編碼。P24

三、簡答題

1假設(shè)主存容量16M×32位，Cache容量64K×32位，主存與Cache之間以每塊4×32位大小傳送數(shù)據(jù)，請確定直接映射方式的有關(guān)參數(shù)，并畫出內(nèi)存地址格式。

解：64條指令需占用操作碼字段（OP）6位，源寄存器和目標寄存器各4位，尋址模式（X）2位，形式地址（D）16位，其指令格式如下：

X=00寄存器尋址操作數(shù)由源寄存器號和目標寄存器號指定

X=01直接尋址有效地址E=(D)

X=10變址尋址有效地址E=(Rx)＋D

X=11相對尋址有效地址E=（PC）＋D

其中Rx為變址寄存器（10位），PC為程序計數(shù)器（20位），位移量D可正可負。該指令格式可以實現(xiàn)RR型，RS型尋址功能。

2指令和數(shù)據(jù)都用二進制代碼存放在內(nèi)存中，從時空觀角度回答CPU如何區(qū)別讀出的代碼是指令還是數(shù)據(jù)。

解：計算機可以從時光和空間兩方面來區(qū)別指令和數(shù)據(jù)，在時光上，取指周期從內(nèi)存中取出的是指令，而執(zhí)行周期從內(nèi)存取出或往內(nèi)存中寫入的是數(shù)據(jù)，在空間上，從內(nèi)存中取出指令送控制器，而執(zhí)行周期從內(nèi)存從取的數(shù)據(jù)送運算器、往內(nèi)存寫入的數(shù)據(jù)也是來自于運算器。

4用定量分析辦法證實多模塊交錯存儲器帶寬大于挨次存儲器帶寬。

證實：假設(shè)（1）存儲器模塊字長等于數(shù)據(jù)總線寬度

（2）模塊存取一個字的存儲周期等于T.

（3）總線傳送周期為τ

（4）交錯存儲器的交錯模塊數(shù)為m.

交錯存儲器為了實現(xiàn)流水線方式存儲，即每通過τ時光延遲后啟動下一?？欤瑧?yīng)滿足

T=mτ,(1)

交錯存儲器要求其?？鞌?shù)>=m,以保證啟動某模快后經(jīng)過mτ時光后再次啟動該?？鞎r，它的上次存取操作已經(jīng)完成。

這樣延續(xù)讀取m個字所需要時光為

t1=T+(m–1)τ=mг+mτ–τ=(2m–1)τ(2)

故交錯存儲器帶寬為W1=1/t1=1/(2m-1)τ(3)

而挨次方式存儲器延續(xù)讀取m個字所需時光為t2=mT=m2×τ(4)

存儲器帶寬為W2=1/t2=1/m2×τ(5)

比較(3)和(2)式可知，交錯存儲器帶寬>挨次存儲器帶寬。

10列表比較CISC處理機和RISC處理機的特點。

比較內(nèi)容CISCRISC

指令系統(tǒng)復(fù)雜、浩大容易、精簡

指令數(shù)目普通大于200普通小于100

指令格式普通大于4普通小于4

尋址方式普通大于4普通小于4

指令字長不固定等長

可訪存指令不加限定惟獨LOAD/STORE指令

各種指令使用頻率相差很大相差不大

各種指令執(zhí)行時光相差很大絕大多數(shù)在一個周期內(nèi)完成

優(yōu)化編譯實現(xiàn)很難較簡單

程序源代碼長度較短較長

控制器實現(xiàn)方式絕大多數(shù)為微程序控制絕大部分為硬布線控制

軟件系統(tǒng)開發(fā)時光較短較長

11設(shè)存儲器容量為128M字，字長64位，模塊數(shù)m=8，分離用挨次方式和交錯方式舉行組織。存儲周期T=200ns，數(shù)據(jù)總線寬度為64位，總線傳送周期

τ=50ns。問挨次存儲器和交錯存儲器的帶寬各是多少？

15PCI總線中三種橋的名稱是什么？簡述其功能。

解：PCI總線有三種橋，即HOST/PCI橋（簡稱HOST橋），PCI/PCI橋，PCI/LAGACY橋。在PCI總線體系結(jié)構(gòu)中，橋起著重要作用：

（1）它銜接兩條總線，使總線間互相通信。

（2）橋是一個總線轉(zhuǎn)換部件，可以把一條總線的地址空間映射到另一條總線的地址空間上，從而使系統(tǒng)中隨意一個總線主設(shè)備都能看到同樣的一份地址表。

（3）利用橋可以實現(xiàn)總線間的猝發(fā)式傳送。

17畫圖說明現(xiàn)代計算機系統(tǒng)的層次結(jié)構(gòu)。P13-14

5級高級語言級編譯程序

4級匯編語言級匯編程序

3級操作系統(tǒng)級操作系統(tǒng)

2級普通機器級微程序

1級微程序設(shè)計級直接由硬件執(zhí)行

18CPU中有哪幾類主要寄存器？用一句話回答其功能。

解：A，數(shù)據(jù)緩沖寄存器（DR）；B，指令寄存器（IR）；C，程序計算器PC；D，數(shù)據(jù)地址寄存器(AR)；通用寄存器（R0~R3）；F，狀態(tài)字寄存器（PSW）

24簡要總結(jié)一下，采納哪幾種技術(shù)手段可以加快存儲系統(tǒng)的拜訪速度？

①內(nèi)存采納更高速的技術(shù)手段，②采納雙端口存儲器，③采納多模交錯存儲器

25求證：[-y]補=-[y]補(mod2n+1)

證實：由于[x-y]補=[x]補-[y]補=[x]補+[-y]補

又由于[x+y]補=[x]補+[y]補（mod2n+1）所以[y]補=[x+y]補-[x]補

又[x-y]補=[x+(-y)]補=[x]補+[-y]補所以[-y]補=[x-y]補-[x]補

[y]補+[-y]補=[x+y]補+[x-y]補-[x]補-[x]補=0故[-y]補=-[y]補(mod2n+1)

29設(shè)由S，E，M三個域組成的一個32位二進制字所表示的非零規(guī)格化數(shù)x，真值表示為x＝(-1)s×(1.M)×2E-127

問：它所能表示的規(guī)格化最大正數(shù)、最小正數(shù)、最大負數(shù)、最小負數(shù)是多少？

解：（１）最大正數(shù)（２）最小正數(shù)

011111111

11111111111111111111111

X=[1+(1-2-23)]×2127（３）最小負數(shù)

１11111111

11111111111111111111111

X==-[1+(1-2-23)]×2127

30畫出單級中斷處理過程流程圖（含指令周期）。

35寫出下表尋址方式中操作數(shù)有效地址E的算法。

000000

000

000000000000000000000

00

X=1.0×2-128

１00000

000

000000000000000000

00000

X=-1.0×2

40為什么在計算機系統(tǒng)中引入DMA方式來交換數(shù)據(jù)？若使用總線周期挪用方式，DMA控制器占用總線舉行數(shù)據(jù)交換期間，CPU處于何種狀態(tài)？P253、254

為了減輕cpu對I/O操作的控制，使得cpu的效率有了提高。

可能碰到兩種狀況：一種是此時CPU不需要訪內(nèi)，如CPU正在執(zhí)行乘法命令；另一種狀況是，I/O設(shè)備訪內(nèi)優(yōu)先，由于

I/O訪內(nèi)有時光要求，前一個I/O數(shù)據(jù)必需在下一個訪內(nèi)哀求到來之前存取完畢。

41何謂指令周期？CPU周期？時鐘周期？它們之間是什么關(guān)系？

指令周期是執(zhí)行一條指令所需要的時光，普通由若干個機器周期組成，是從取指令、分析指令到執(zhí)行完所需的所有時光。

CPU周期又稱機器周期，CPU拜訪一次內(nèi)存所花的時光較長，因此用從內(nèi)存讀取一條指令字的最短時光來定義。一個指令周期常由若干CPU周期構(gòu)成

時鐘周期是由CPU時鐘定義的定長時光間隔，是CPU工作的最小時光單位，也稱節(jié)拍脈沖或T周期

47比較cache與虛存的相同點和不同點。

相同點：（1）動身點相同；都是為了提高存儲系統(tǒng)的性能價格比而構(gòu)造的分層存儲體系。（2）原理相同；都是利用了程序運行時的局部性原理把最近常用的信息塊從相對慢速而大容量的存儲器調(diào)入相對高速而小容量的存儲器.

不同點：（1）側(cè)重點不同；cache主要解決主存和CPU的速度差異問題；虛存主要是解決存儲容量問題。（2）數(shù)據(jù)通路不同；CPU與cache、主存間有直接通路；而虛存需依靠輔存，它與CPU間無直接通路。（3）透亮?????性不同；cache對系統(tǒng)程序員和應(yīng)用程序員都透亮?????；而虛存只對應(yīng)用程序員透亮?????。（4）未命名時的損失不同；主存未命中時系統(tǒng)的性能損失要遠大于cache未命中時的損失。

48設(shè)[N]補=anan-1…a1a0，其中an是符號位。

證實：

當(dāng)N≥0，an=0,真值N=[N]補=an-1…a1a0=

②當(dāng)N＜0，an=1，[N]補=1an-1…a1a0依補碼的定義,真值N=[N]補－2^(n+1)=anan-