存儲器和存儲系統(tǒng)

存儲器和存儲系統(tǒng)第一頁，共七十三頁，編輯于2023年，星期日第二頁，共七十三頁，編輯于2023年，星期日第三頁，共七十三頁，編輯于2023年，星期日分層的存儲系統(tǒng)基本概念存儲容量存儲器可以容納的二進制信息量存儲器包含的存儲單元的總數(shù)存儲容量=存儲單元（字節(jié)）存儲器所能記憶的全部二進制信息量例如：某存儲器有4096字節(jié)的存儲單元則存儲器的存儲容量為4KB=32KBit第四頁，共七十三頁，編輯于2023年，星期日存儲系統(tǒng)的分層結構寄存器組高速緩沖存儲器主存儲器輔助存儲器CPU內部主機內部外部設備價格高低容量小大第五頁，共七十三頁，編輯于2023年，星期日CacheCPURAMROM外存主存帶Cache的結構層次第六頁，共七十三頁，編輯于2023年，星期日存儲系統(tǒng)中的主存按存儲介質分類半導體存儲器體積小、功耗低、存取時間短、信息容易丟失磁表面存儲器信息不易丟失磁芯存儲器體積龐大、工藝復雜、功耗大光盤存儲器記錄密度高、耐用性好、可靠性高、可互換性強第七頁，共七十三頁，編輯于2023年，星期日按存取方式分類只讀存儲器（ROM）掩膜ROM、PROM、EPROM、EEPROM、FLASHmemory隨機存取存儲器（RAM）

SRAM、DRAM串行訪問存儲器磁帶存儲器第八頁，共七十三頁，編輯于2023年，星期日譯碼器與驅動地址寄存器讀寫電路控制電路存儲體讀寫地址總線數(shù)據(jù)總線控制總線圖主存的基本組成第九頁，共七十三頁，編輯于2023年，星期日主存的工作過程主存的技術指標存儲容量主存中能存放二進制代碼的總數(shù)存儲容量=存儲單元數(shù)*字長存儲速度存取時間：又叫存儲器的訪問時間，是指啟動一次存儲器操作（讀或寫）到完成該操作所需要的全部時間存取周期：存儲器進行連續(xù)兩次獨立的存儲器操作所需要的最小時間間隔

MOS的存取周期100ns，TTL的存取周期10ns第十頁，共七十三頁，編輯于2023年，星期日存儲器的帶寬每秒從存儲器中進出信息的最大數(shù)量。單位為字節(jié)/秒或字/秒例如：存取周期為500ns，則1秒周內能進行1/（500*10-9）=200萬次操作，假設每個存儲周期能夠訪問16位的二進制數(shù)，則它的帶寬為

200萬*2*8=200萬*2字節(jié)/秒

=4M字節(jié)/秒提高存儲器的帶寬：縮短存取周期、增加存儲字長、增加存儲體第十一頁，共七十三頁，編輯于2023年，星期日幾種半導體存儲器存儲體地址譯碼讀寫電路地址總線A0……An數(shù)據(jù)總線D0……Dm片選線讀控制線寫控制線圖存儲器芯片的基本結構第十二頁，共七十三頁，編輯于2023年，星期日地址線編號方式：A0，A1，……，An存儲器芯片引腳的數(shù)目決定的存儲器的容量。一個存儲器芯片引腳的數(shù)目為10則地址范圍為0000000000–1111111111存儲容量為210=1024個存儲單元，即1KB。假設CPU有16位的地址總線，那么它可以訪問的存儲空間范圍為0000H–FFFFH，即216=64KB8086，8088地址總線為20位，可以訪問的存儲空間的范圍為：00000H–FFFFFH，即220=1MB第十三頁，共七十三頁，編輯于2023年，星期日80286地址總線為24位，可訪問的存儲空間為16M80386，80486和Pentium地址總線為32位，可訪問的存儲空間為4GPentiumPro和PentiumII的地址總線為36位，可訪問的存儲空間為64G16位二進制數(shù)表示的地址：0000,0001,0002,……000E,000F0000,0001,0002,……000E,000F…………FFE0,FFE1,FFE2,……FFEE,FFEFFFF0,FFF1,FFF2,….…FFFE,FFFF第十四頁，共七十三頁，編輯于2023年，星期日數(shù)據(jù)線表示方式：D0，D1，…………，Dm存儲器的容量通常為字節(jié)*也可以用字（16位）、4位或1位來進行表示1K*8表示有1K的存儲容量，每個存儲單元輸出8位數(shù)據(jù)16K*1表示有16K的存儲容量，每個存儲單元輸出1位的數(shù)據(jù)芯片選擇線（片選線）存儲器芯片上有一個或一個以上允許存儲器芯片工作的控制線第十五頁，共七十三頁，編輯于2023年，星期日表示方式：片選（CS），片允許（CE），或簡寫為S讀寫控制線存儲器芯片上傳輸讀、寫控制信號，ROM只有讀信號，RAM上有一到兩個讀寫控制信號表示方式ROM允許輸出信號OE或簡稱GRAM讀信號WE或簡稱W

寫信號OE或簡稱G第十六頁，共七十三頁，編輯于2023年，星期日只讀存儲器掩膜ROM…………………………Y列地址譯碼01231A5A6A7A8A9選通輸出0131X行地址譯碼A0A1A2A3A4第十七頁，共七十三頁，編輯于2023年，星期日PROM行線列線VCC熔絲存0，則燒斷熔絲；存1，熔絲不斷。只能實現(xiàn)一次編程第十八頁，共七十三頁，編輯于2023年，星期日EPROM改寫方式紫外線照射電氣的方法（EEPROM）FLASHmemoryP基片N+N+SDGSiO2第十九頁，共七十三頁，編輯于2023年，星期日靜態(tài)RAM（SRAM）VCCT1T3T2T4T5T6A’A位線B’位線B地址選擇第二十頁，共七十三頁，編輯于2023年，星期日動態(tài)RAM字線數(shù)據(jù)線TCS第二十一頁，共七十三頁，編輯于2023年，星期日利用存儲器芯片構造存儲系統(tǒng)利用與非門實現(xiàn)譯碼例：假設某微處理器有20根地址線

A0，A1，A2，…………，A198根數(shù)據(jù)線D0，D1，D2，…………，D7

20根地址線：CPU可以訪問1M個存儲單元

8根數(shù)據(jù)線：CPU和存儲器之間每次傳送的數(shù)據(jù)為8位存儲器使用2K*8EPROM：11根地址線，8

根數(shù)據(jù)線第二十二頁，共七十三頁，編輯于2023年，星期日2K*8EPROM數(shù)據(jù)線D0~D7地址線A0~A10CEOEVPPVCCRD地址線A12~A19地址線A11M/IO2K*8EPROM被譯為地址FF000H~FF7FFH第二十三頁，共七十三頁，編輯于2023年，星期日利用譯碼器實現(xiàn)譯碼Y0Y1Y2Y3Y4Y5Y6Y7ABC

G1G2AG2B譯碼輸入輸入使能74LS138譯碼器第二十四頁，共七十三頁，編輯于2023年，星期日G2AG2BG1CBAY0Y1Y2Y3Y4Y5Y6Y71XXXXX11111111X1XXXX11111111XX0XXX111111110010000111111100100110111111001010110111110010111110111100110011110111001101111110110011101111110100111011111110第二十五頁，共七十三頁，編輯于2023年，星期日例：假設微處理器系統(tǒng)中從0E0000H開始的64K存儲區(qū)無存儲器，已知某一類RAM是8K*8的存儲芯片，如何進行擴充？8K*8CEW/R數(shù)據(jù)線D0~D7地址線A0~A12第二十六頁，共七十三頁，編輯于2023年，星期日Y0Y1Y2Y3Y4Y5Y6Y7A0~A12D0~D7A0~A12D0~D7數(shù)據(jù)線地址線RDW/RW/RA13~A15A16A17~A19ABCG1G2AG2BE0000~E1FFFE2000~E3FFFE4000~E5FFFE6000~E7FFFE8000~E9FFFEA000~EBFFFEC000~EDFFFEE000~EFFFFCECE…………………………第二十七頁，共七十三頁，編輯于2023年，星期日存儲器的擴展存儲器的位擴展位擴展是指增加存儲器的字長，如1K*4的存儲器，可組成1K*8的存儲器第二十八頁，共七十三頁，編輯于2023年，星期日21142114A0~A9D4~D7D0~D3CSWE第二十九頁，共七十三頁，編輯于2023年，星期日存儲器的字擴展字擴展是指增加存儲器的字的數(shù)量，如2片

1K*8的存儲器，可組成2K*8的存儲器，即存儲器的容量增加了一倍第三十頁，共七十三頁，編輯于2023年，星期日D0~D71K*8A1K*8BWEA0~A9A10存儲器的容量為2K，即

000000000001000000000001111111111111111111111K1KCS0CS1第三十一頁，共七十三頁，編輯于2023年，星期日存儲器的字、位擴展字、位擴展是指既增加存儲器的字的數(shù)量又增加字長，如4片1K*4的存儲器，可組成2K*8的存儲器，即存儲器的容量、字長都增加了一倍。第三十二頁，共七十三頁，編輯于2023年，星期日1K*41K*41K*41K*4D0~D7WECS0A0~A9A10CS1第三十三頁，共七十三頁，編輯于2023年，星期日例：假設8086系統(tǒng)中從0E0000H

開始的64K

存儲區(qū)無存儲器，2764EPROM

是8k*8

的只讀存儲器，如何對其進行擴充？解：第一步：將地址范圍寫成二進制代碼，并確定其總容量

A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A011100000000000000000

……

……

……1110111111111111111164K第二步：根據(jù)地址范圍的容量及該范圍在計算機中的應用，選擇存儲芯片要擴充64K的存儲容量，給定了只讀存儲器2764EPROM，共需要8片2764EPROM進行擴充。第三十四頁，共七十三頁，編輯于2023年，星期日第四步：片選信號的形成第三步：分配地址線將CPU的低13位地址線A0~A12與2764EPROM相連，剩下的高位地址線用于產(chǎn)生片選信號。1譯碼器的輸入端A、B、C，決定了Y0~Y7那個端口有輸出，從而決定選中哪片芯片，將A15、A14、A13分別與C、B、A相連，從000~111變化，從而可以選擇8片芯片。

A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A011100000000000000000

……

……

……111011111111111111112為了使譯碼器進行工作，G1位高電平，G2A、G2B位低電平，可以將A19、A18、A17連接到一個與非門上，與非門的輸出和

G2A、G2B輸入端相連。A16可以和一個非門電路相連，輸出和G1的輸入端相連。第三十五頁，共七十三頁，編輯于2023年，星期日Y0Y1Y2Y3Y4Y5Y6Y7A0~A12D0~D7A0~A12D0~D7數(shù)據(jù)線地址線RDW/RW/RA13~A15A16A17~A19ABCG1G2AG2BE0000~E1FFFE2000~E3FFFE4000~E5FFFE6000~E7FFFE8000~E9FFFEA000~EBFFFEC000~EDFFFEE000~EFFFFCECE…………………………第三十六頁，共七十三頁，編輯于2023年，星期日

A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A011100000000000000000

……

……

……11101111111111111111針對譯碼器的Y0輸出，這時CBA=000，即A15=0，A14=0，A13=0地址范圍：11100000000000000000=E0000H11100001111111111111=E1FFFH針對譯碼器的Y1輸出，這時CBA=001，即A15=0，A14=0，A13=1地址范圍：11100010000000000000=E2000H11100011111111111111=E3FFFH第三十七頁，共七十三頁，編輯于2023年，星期日例：假設CPU有16根地址線，8根數(shù)據(jù)線，并用MREQ作為訪存控制信號（低電平有效），用WR做讀/寫控制信號（高電平為讀，低電平為寫），現(xiàn)有下列存儲芯片：1K*4位RAM，4K*8位RAM，8K*8位RAM，2K*8位ROM，4K*8位ROM，8K*8位ROM及74LS138譯碼器和各種門電路，畫出CPU與存儲器的連接圖，要求：

1.主存地址空間分配

6000H~67FFH為系統(tǒng)程序區(qū)

6800H~6BFFH為用戶程序區(qū)

2.合理選用上述存儲芯片，說明各選幾片？

3.詳細畫出存儲器芯片的片選邏輯圖。第三十八頁，共七十三頁，編輯于2023年，星期日解：第一步：將地址范圍寫成二進制代碼，并確定其總容量

A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A00110000000000000

……

……

……01100111111111110110100000000000

……

……

……0110101111111111系統(tǒng)程序區(qū)2K*8用戶程序區(qū)1K*8第三十九頁，共七十三頁，編輯于2023年，星期日第二步：根據(jù)地址范圍的容量及該范圍在計算機中的應用，選擇存儲芯片由6000H~67FFH為系統(tǒng)程序區(qū)，為2K*8位，應選擇一片2K*8位ROM

由6800H~6BFFH為用戶程序區(qū)，為1K*8位，應選擇兩片1K*4位RAM第三步：分配CPU的地址線將CPU的低11位地址線A10~A0與2K*8位的ROM地址線相連，將CPU的低10位地址線A9~A0與1K*4位的RAM地址線相連，剩下的高位地址與訪存控制信號共同產(chǎn)生存儲芯片的片選信號。第四十頁，共七十三頁，編輯于2023年，星期日第四步：由題給出的74LS138譯碼器的輸入邏輯關系可知，必須保證G1為高電平，G2A、G2B為低電平才能使譯碼器工作。

A15為低，連接到G2A上，A14為高，連接到G1上，MREQ

為低，連接到G2B上。保證了三個控制端的要求

A13、A12、A11連接到C、B、A上。輸出Y4有效時，選中一片ROM；Y5有效時，同時A10有效為低電平，選中兩片

RAM。讀出時低電平有效，RAM的讀/寫控制端與CPU的命令端WR相連*ROM的數(shù)據(jù)線是單向的第四十一頁，共七十三頁，編輯于2023年，星期日2K*81K*41K*4MREQD7D6D5D4D3D2D1D0WRA10A9A8A7A6A5A4A3A2A1A0CBAA13A12A11G1G2AG2BA15A14Y7Y6Y5Y4Y3Y2Y1Y0第四十二頁，共七十三頁，編輯于2023年，星期日提高訪問存儲器速度的方法多存儲體方式單體多字系統(tǒng)W位W位W位W位地址寄存器主存控制部件數(shù)據(jù)寄存器存儲體…………………………前提：指令和數(shù)據(jù)在主存中必須是連續(xù)存放的，一旦遇到轉移指令或者操作數(shù)不能連續(xù)存放，這種方法的效果就不明顯第四十三頁，共七十三頁，編輯于2023年，星期日多體并行存儲系統(tǒng)（地址碼被分為體號、體內地址兩部分）高位交叉編址–

有利于存儲器的擴充體號體內地址地址譯碼……01n-1……nn+12n-1……2n2n+13n-1……3n3n+14n-1第四十四頁，共七十三頁，編輯于2023年，星期日000000000001000010000011000100000101000110000111001000001001001010001011001100001101001110001111010000010001010010010011010100010101010110010111011000011001011010011011011100011101011110011111100000100001100010100011100100100101100110100111101000101001101010101011101100101101101110101111110000110001110010110011110100110101110110110111111000111001111010111011111100111101111110111111M0M1M2M3第四十五頁，共七十三頁，編輯于2023年，星期日低位交叉編址–

有利于解決訪存沖突體內地址地址譯碼……044n-4……154n-3……264n-2……374n-1體號第四十六頁，共七十三頁，編輯于2023年，星期日000000000100001000001100010000010100011000011100100000100100101000101100110000110100111000111100M0M1M2M3000001000101001001001101010001010101011001011101100001100101101001101101110001110101111001111101000010000110001010001110010010010110011010011110100010100110101010101110110010110110111010111110000011000111001011001111010011010111011011011111100011100111101011101111110011110111111011111111第四十七頁，共七十三頁，編輯于2023年，星期日高速緩沖存儲器--Cache問題的提出避免CPU與I/O爭搶訪存

I/O設備向主存請求的級別高于CPU訪存解決CPU與主存之間速度不匹配的問題

CPU的速度每年增長60%RAM速度每年改進7%程序訪問的局部性原理使CPU與Cache交換信息成為可能第四十八頁，共七十三頁，編輯于2023年，星期日Cache的工作原理012....2m-1……字塊0字塊1字塊2字塊2m-1主存塊號塊內地址M塊=2mB個字=2bm位b位n位012....2c-1……字塊0字塊1字塊2字塊2c-1緩存塊號塊內地址C塊=2cB個字=2bc位b位標記第四十九頁，共七十三頁，編輯于2023年，星期日影響Cache命中率的因素塊長一般塊長取4至8個可編址單位（字或字節(jié)）

IBM370/168的主存是4體交叉，每個體寬為64

位（8個字節(jié)），Cache的塊長為32個字節(jié)。容量

Cache的容量是成本與命中率的折衷

80386主存的最大容量為4GB，Cache的容量為

16KB或32KB，命中率可達95%以上第五十頁，共七十三頁，編輯于2023年，星期日CPU地址總線數(shù)據(jù)總線主存Cache存儲體Cache數(shù)據(jù)替換機構主存Cache地址映像變換機構主存地址命中、產(chǎn)生Cache地址直接通路沒命中訪問主存替換Cache第五十一頁，共七十三頁，編輯于2023年，星期日替換算法先進先出（FIFO）優(yōu)點：實現(xiàn)容易、開銷小缺點：可能把一些常用的程序，如子程序、循環(huán)程序塊，作為最早進入Cache塊，替換出去近期最少使用法（LRU）優(yōu)點：命中率高缺點：開銷大第五十二頁，共七十三頁，編輯于2023年，星期日Cache的讀/寫操作讀操作開始CPU發(fā)出訪問地址命中？訪問Cache，取出信息送CPU訪問主存，取出信息送CPU將新的主存塊調入Cache中執(zhí)行替換算法騰出空位結束YNCache滿？YN第五十三頁，共七十三頁，編輯于2023年，星期日寫操作寫直達法：數(shù)據(jù)寫入Cache的同時，也寫入主存的相應的塊。能始終保證Cache中的內容和主存中的內容一致。寫回法：數(shù)據(jù)每次只是暫時寫入Cache中，并用標志將該塊加以注明，當該塊從Cache中替換出去時，才寫入主存中。該方法速度快，但因主存中的字塊未經(jīng)隨時修改，可能失效。信息只寫入主存，同時將相應的Cache塊有效位置“0”，表明此塊已失效，需要時從主存中調入。還有一種情況，被修改的單元不在Cache內，這時，寫操作只對主存進行。第五十四頁，共七十三頁，編輯于2023年，星期日Cache的改進單一緩存和兩級緩存統(tǒng)一緩存和分開緩存統(tǒng)一緩存：指令和數(shù)據(jù)都存放在同一緩存內的Cache分開緩存：指令和數(shù)據(jù)分別存放在兩個緩存中。第五十五頁，共七十三頁，編輯于2023年，星期日外部存儲器主要技術指標存儲密度：單位長度內存儲的二進制信息道密度：磁盤沿半徑方向，單位長度的磁道數(shù)位密度：單位長度磁道能紀錄的二進制信息的位數(shù)磁道磁盤磁帶第五十六頁，共七十三頁，編輯于2023年，星期日存儲容量外存儲器所能存儲的二進制信息的總數(shù)量。一般以位或字節(jié)為單位。磁盤存儲器容量盤面數(shù)：可以存儲數(shù)據(jù)的盤面?zhèn)€數(shù)扇區(qū)：每個磁道分為若干個區(qū)域，每個扇區(qū)存放512個字節(jié)數(shù)據(jù)磁盤存儲器容量=盤面數(shù)*每個盤面的磁道數(shù)*扇區(qū)數(shù)*每個扇區(qū)存儲字節(jié)數(shù)格式化容量和非格式化容量非格式化容量：磁盤表面可以利用的磁化單元總數(shù)格式化容量：磁盤按某種特定的存儲格式所能存儲數(shù)據(jù)的總量第五十七頁，共七十三頁，編輯于2023年，星期日平均存取時間平均找道時間+平均等待時間+控制指令運行時間數(shù)據(jù)傳輸率單位時間內磁表面存儲器向主機傳送數(shù)據(jù)的位數(shù)或字節(jié)數(shù)數(shù)據(jù)傳輸率=記錄密度*記錄介質的運行速度誤碼率是衡量磁表面存儲器出錯概率的參數(shù)誤碼率=出錯信息的位數(shù)/讀出的總信息位數(shù)第五十八頁，共七十三頁，編輯于2023年，星期日磁記錄原理和記錄方式磁記錄原理寫線圈NS寫線圈SN磁芯磁通磁層磁載體局部磁化單元局部磁化單元寫入0寫入1第五十九頁，共七十三頁，編輯于2023年，星期日記錄方式歸零制（RZ）記錄1時通正向脈沖電流，記錄0時通負向脈沖電流兩位信息之間的驅動電流歸零記錄密度不高，目前很少使用不歸零制（NRZ）磁頭線圈始終有電流當連續(xù)記錄1或者0時，寫電流方向不變，只有當兩個相鄰的代碼不同時，寫電流才改變方向。見1就翻的不歸零制（NRZ1）磁頭線圈始終有電流記錄0時電流不改變方向，記錄1時電流改變方向第六十頁，共七十三頁，編輯于2023年，星期日調相制（PM）記錄0時，電流由負編正，記錄1時，電流由正變負每兩個相同信息的交界處，電流方向變化一次；相鄰信息不同時，電流方向不變應用于磁帶存儲器中調頻制（FM）以驅動電流變化的頻率不同來區(qū)別記錄1或者0記錄0時，在一位信息的記錄時間內電流保持不變；記錄1時，在一位信息記錄時間的中間時刻，電流改變一次方向。相鄰信息的交界處，線圈電流均變化一次。廣泛應用于硬磁盤和軟磁盤中改進調頻制（MFM）第六十一頁，共七十三頁，編輯于2023年，星期日記錄0時，在記錄時間內電流不變，在記錄1時在記錄時間的中間時刻電流發(fā)生一次變化。（與調頻制相同）只有當連續(xù)記錄兩個或兩個以上的0時，才在每位的起始處電流改變一次。寫入同樣的數(shù)據(jù)序列時，MFM比FM磁翻轉次數(shù)少，在相同長度的磁層上可記錄的信息量將會增加，從而提高了磁記錄密度。倍密度軟磁盤采用MFM的記錄方式第六十二頁，共七十三頁，編輯于2023年，星期日011100010歸零制RZ不歸零制NRZ見1就翻的不歸零制NRZ1調相制PM調頻制FM改進調頻制MFM第六十三頁，共七十三頁，編輯于2023年，星期日評價記錄方式的主要指標編碼效率位密度與磁化翻轉密度的比值，可以用記錄一位信息的