jtag口的原理圖設計要串電阻

jtag口的原理圖設計要串電阻JTAG電路的工作原理1．JTAG電路簡介JTAG的全稱是JointTestActionGroup，即聯(lián)合測試行動小組。目前，JTAG已成為一種國際標準測試協(xié)議，主要用于各類芯片的內部測試?，F(xiàn)在大多數(shù)高級器件（包括FPGA、MCU、DSP以及CPU等）都支持JTAG協(xié)議，如FPGA、DSP器件等。標準的JTAG接口是4線接口：TMS、TCK、TDI以及TDO，分別為模式選擇、時鐘、數(shù)據(jù)輸入和數(shù)據(jù)輸出信號線。JTAG電路的功能模塊如圖5-4所示。圖5-4JTAG電路的內部結構示意圖JTAG最初是用來對芯片進行測試的，基本原理是在器件內部定義一個TAP（TestAccessPort，測試訪問口）端口，通過專用的JTAG測試工具對進行內部節(jié)點進行測試。此外，JTAG協(xié)議允許多個器件通過JTAG接口串聯(lián)在一起，形成一個JTAG鏈，能實現(xiàn)對各個器件分別測試。此外，JTAG接口還常用于實現(xiàn)ISP（In-SystemProgrammable，在線編程），對FLASH等器件進行編程。JTAG在線編程的特征也改變了傳統(tǒng)生產(chǎn)流程，將以前先對芯片進行預編程再裝到板上的工藝簡化為：先固定器件到電路板上，再用JTAG編程，從而大大加快工程進度。2．JTAG邊界掃描電路邊界掃描測試（BST：BOUNDARYSEANTEST）一般采用4線接口（在5線接口中，有一條為主復位信號）。也可以通過PC機的RS-232接口就能模擬BST的功能。BST標準接口是用來對電路板進行測試的，可在器件正常工作時捕獲功能數(shù)據(jù)。器件的邊界掃描單元能夠迫使邏輯追蹤引腳信號，或從器件核心邏輯信號中捕獲數(shù)據(jù)，再強行加入的測試數(shù)據(jù)串行第移入邊界掃描單元，捕獲的數(shù)據(jù)串行移出并在器件外不同預期的結果進行比較，根據(jù)比較結果給出掃描狀態(tài)，以提示用戶電路設計是否正確。典型邊界掃描測試電路的結構如圖5-5所示。圖5-5JTAG鏈掃描結構示意圖邊界掃描測試提供了一個串行掃描路徑，遵守IEEE規(guī)范的器件之間的引腳連接情況。IEEE1149.1標準所規(guī)定的BST結構為：當器件工作在JTAGBST模式時，使用4個專用的I/O引腳和一個可選引腳TRST作為JTAG引腳。這4個專用I/O引腳為：TDI、TDO、TMS和TCK。所有JTAG引腳的核心功能如表5-2所列。表5-2JTAG管腳說明3．JTAG電路時序JTAG電路的時序如圖5-6所示，所有基于JTAG的操作都必須同步于JTAG時鐘信號TCK。在TCK的上升沿讀取或輸出有效數(shù)據(jù)，有嚴格的建立、保持時間要求，因此一般情況下JTAG的時鐘不會太高。圖5-6JTAG電路的時序關系示意圖4．FPGA芯片中JTAG掃描電路的工作流程JTAG邊界掃描測試由測試訪問端口的控制器管理，只要FPGA上電后電壓正確，且JTAG鏈路完整，則JTAG電路可立即正常工作，清空JTAG配置寄存器等待外界響應，整體流程如圖5-7所示。圖5-7JTAG邊界掃描流程示意圖TMS、TRST和TCK引腳管理TAP控制器的操作，TDI和TDO為數(shù)據(jù)寄存器提供串行通道。TDI也為指令寄存器提供數(shù)據(jù)，然后為數(shù)據(jù)寄存器產(chǎn)生控制邏輯。對于選擇寄存器、裝載數(shù)據(jù)、檢測和將結果移出的控制信號，由測試時鐘（TCK）和測試模式（TMS）選擇兩個控制信號決定。在四線接口標準中，利用TDI，TDO，TCK，TMS四個信號，它們合成為TAP測試處理端口（TestAccessPort），測試復位信號（TRST,一般以低電平有效）一般作為可選的第五個端口信號。5.2.2XilinxJTAG下載線下載線一端以JTAG的方式和FPGA/PROM芯片相連，另一端則通過USB/并口和計算機相連，為設計人員提供了由PC機配置FPGA/PROM芯片數(shù)據(jù)鏈路。本節(jié)介紹目前常用的Xilin下載線，以及簡易下載線的制作坊法。1．Xilinx下載線介紹根據(jù)下載線和PC機連接方式的不同，可以將其分為USB下載線和并口下載線兩大類。USB下載線速度快，穩(wěn)定度高，當然價格也比較昂貴，目前Xilinx公司提供的USB下載線的價格為149美元。并口下載線根據(jù)下載速度的不同，可分為ParallelCableIV（簡稱為PC4）和ParallelCableIII兩類（簡稱為PC3）：其中PC4可適于Xilinx公司所有芯片，速度比PC3快8倍，價格大約為USB下載線的1/3；PC3采用簡單的EPP模式，透過式實現(xiàn)，成本低廉，但下載速度緩慢，且不具備配置電壓自適應的功能，已經(jīng)不能用于Xilinx公司新型FPGA的開發(fā)，存在一定的應用局限性。無論那種下載線，在FPGA端都具有標準的4根JTAG接口、電源管腳以及地（VCC、GND、TCK、TMS、TDI以及TDO），共6個信號端口，也被稱為JTAG連接器。也有一種常見的10腳JTAG連接器，其中多了1個GND信號以及3根懸空信號（NC）。在實際工程中，有一條性能穩(wěn)定的下載線，不僅能避免配置錯誤（如利用PC3并口下載線配置Spartan-3E等最新系列芯片時會經(jīng)常出現(xiàn)錯誤），還能提高配置的成功率和時間（在實際中，完整正確的配置電路也不能保證每次配置都成功）。下面對Xilinx各種下載線的特點和性能進行簡要總結，如表5-3所列，供讀者參考。表5-3Xilinx下載線性能的簡要總結2．PC3并行下載的電路原理圖首先對PC的打印機口進行簡單介紹。PC機上的打印接口共有25根連線（一般也成為DB25），如圖M所示。其中18-25都是地線，因此實際共有17根線，分成三類：8根數(shù)據(jù)線，可進行數(shù)據(jù)輸出；5根狀態(tài)線，輸入；4根控制線，輸出。這三組線分別由打印口的三個寄存控制器控制，即數(shù)據(jù)口，狀態(tài)口，控制口，只要對這三個寄存器度或寫，就可以輸入或輸出數(shù)據(jù)。并口下載線主要完成PC并口和FPGA芯片JTAG接口之間的數(shù)據(jù)適配。Xilinx公司PC3并口下載電纜的原理圖是公開的，結構簡單，成本簡單，不超過10元，完全可以自己動手制作，在電子市場上則一般需要數(shù)十元。下載電纜的接口電路比較簡單，如圖5-11所示，制作時間非常短，半天時間即可。接口電路只完成了電平轉換，不涉及信號時序的改變。圖5-11Xilinx下載線接口電路圖其中74HC125為Philips公司生產(chǎn)的4輸入3態(tài)驅動器，用來增強信號強度；LED用來給出下載信息指示。詳細的元件清單如表5-12所列。表5-1