高二物理競賽課件時序電路的分析與設計2

時序電路的分析與設計時序電路的分析與設計

SequentialLogicCircuitAnalysis&Design時序電路概述Summarization數(shù)字邏輯電路可分為兩大類：

組合邏輯電路時序邏輯電路組合電路是指它的輸出僅由當前輸入決定。時序電路是指它的輸出不僅取決于當前輸入，而且也取決于過去的輸入序列，即過去輸入序列不同，則在同一當前輸入的情況下，輸出也可能不同。時序電路基礎時序電路的分析與設計

時序電路的一般形式Structure組合電路存儲電路???x1xnz1zm?????????y1yl??????Y1Yr時序電路輸出輸出存儲電路輸入內(nèi)部輸出激勵（控制）時序電路輸入輸入存儲電路輸出內(nèi)部輸入狀態(tài)輸出函數(shù)

zi=fi(x1,x2,…,xn,y1,y2,…,yl)

i=1,2,…,m；激勵（控制）函數(shù)Yi=gi(x1,x2,…,xn,y1,y2,…,yl)

i=1,2,…,r；時序電路的一般形式Structurez1~zm：為外部狀態(tài)；y1~yr：為內(nèi)部狀態(tài)，即時序電路的狀態(tài)，簡稱“狀態(tài)”。輸入x的變化規(guī)律

輸出z的變化規(guī)律狀態(tài)y的變化規(guī)律輸入x的變化

激勵Y的變化狀態(tài)(現(xiàn)態(tài)y

→次態(tài)yn+1)時序電路的變化規(guī)律輸入x的變化規(guī)律

輸出z的變化規(guī)律狀態(tài)y的變化規(guī)律輸入x的變化

激勵Y的變化狀態(tài)(現(xiàn)態(tài)y

→次態(tài)yn+1)狀態(tài)變化的描述：現(xiàn)態(tài)——某一時刻輸入變化前的電路狀態(tài)；

次態(tài)——當輸入變化后的電路狀態(tài)(即電路將要進入的狀態(tài))；3.1.1.2時序電路的分類1、按照引起狀態(tài)發(fā)生變化的原因可分為：3.1.1.2時序電路的分類2、按輸入信號x的特性可分為：脈沖輸入和電平輸入。3.1.1.2時序電路的分類次態(tài)邏輯

G輸出邏輯

F

狀態(tài)存儲器

時鐘輸入輸出輸入時鐘信號激勵現(xiàn)態(tài)Mealy型電路次態(tài)邏輯

G輸出邏輯

F

狀態(tài)存儲器

時鐘輸入輸出輸入時鐘信號激勵現(xiàn)態(tài)Moore型電路3、按輸出特性可分為：Mealy型和Moore型。3.1.1.3時序電路的描述方法1、次態(tài)方程CharacteristicEquation次態(tài)yn+1

=Q

(輸入x，現(xiàn)態(tài)y)2、次態(tài)真值表將輸入x及現(xiàn)態(tài)y列在真值表左邊，次態(tài)yn+1列在右邊。3、次態(tài)卡諾圖次態(tài)方程用卡諾圖的形式表示出來，既次態(tài)卡諾圖。次態(tài)yn+1=Qa(激勵Y)激勵Y=G

(輸入x，現(xiàn)態(tài)y)4、狀態(tài)表State-table無外部輸出的狀態(tài)表Mealy型狀態(tài)表Moore型狀態(tài)表01y0y1y3y1y2y0y2y3y1y3y0y201y0y1/0y3/1y1y2/0y0/0y2y3/0y1/0y3y0/1y2/001zy0y1y30y1y2y00y2y3y10y3y0y21xyxyxyyn+1(次態(tài))yn+1/z(次態(tài)/輸出)yn+1(次態(tài))Mealy型電路的讀表（或圖）的次序是：現(xiàn)態(tài)y→輸入x→輸出z

→次態(tài)yn+1Moore型電路的讀表（或圖）的次序是：現(xiàn)態(tài)y→輸出z

→輸入x→次態(tài)yn+15、狀態(tài)圖State-diagramsy0y1y2y30/01/00/00/00/11/01/01/1a.Mealy型狀態(tài)圖yn+1/z(