摻雜光刻和腐蝕教學(xué)課件

集成電路分類1、按門的數(shù)量小規(guī)模集成電路(SSl)中規(guī)模集成電路(MS)大規(guī)模集成電路(LSl)超大規(guī)模集成電路(VLS巨大規(guī)模集成電路(GS)集成電路分類2、按器件結(jié)構(gòu)分類雙極集成電路、MoOS集成電路、BiMOS集成電路3、按基片材料單片集成電路、混合集成電路4、按電路功能數(shù)字集成電路、模擬集成電路、數(shù)?；旌霞呻娐?、按應(yīng)用領(lǐng)域標(biāo)準(zhǔn)通用集成電路、專用集成電路(系統(tǒng)集成電路屬用集成電路)集成電路設(shè)計步驟1、傳統(tǒng)的自底向上(Bottom-Up)設(shè)計方法設(shè)計流程:底層工藝-〉單元設(shè)計-〉功能塊-〉子系統(tǒng)設(shè)計-)整個系統(tǒng)設(shè)計2、自頂向下(Tp-Down)設(shè)計方法(主流設(shè)計方法)設(shè)計流程行為設(shè)計-)結(jié)構(gòu)設(shè)計-)系統(tǒng)劃分-〉電路圖邏輯圖-〉版圖設(shè)計驗證-〉后仿真自頂向下設(shè)計步驟系統(tǒng)規(guī)范確定及分析建立行為級模型、確定時序要求R模型建立與核擬建立可綜合的核型,進行功能驗證邏輯綜合及測試綜合生成門級模型與測試向量布局時序驗證Timing驗證版圖設(shè)計及驗證布局和布線版圖后仿真版圖設(shè)計后的分布參數(shù)提取及時序驗證系紙驗證系統(tǒng)驗正設(shè)計方法全制定設(shè)計方法(Full-CustomDesignApproach特點:完全是由用戶設(shè)計師根據(jù)所選定的生產(chǎn)工藝按自己的要求獨立地進行集成電路產(chǎn)品設(shè)計。優(yōu)點:得到最高速度、最低功耗和最省面積的芯片設(shè)計缺點:花費大量的人力、物力和時間·模擬集成電路常常采用的方法2、半定制設(shè)計方法(Semi-CustomDesignApproach)基于制造商預(yù)先準(zhǔn)備好母片上的設(shè)計半定制設(shè)計方法1)門陣列設(shè)計法特點:形狀和尺寸相同的單元排成陣列固定高度的布線通道優(yōu)點:設(shè)計周期大大縮短設(shè)計成本大大下降缺點:靈活性低、門利用率不高、易造成芯片面積的浪費半定制設(shè)計方法2)門海設(shè)計方法·特點:基本的單元(不共柵的P管和N管)鋪滿整個芯片(除lo基本單元之間無氧化隔離區(qū);布線通道不固定(可將基本單元鏈改成無用器件區(qū)走線)優(yōu)點:(相對門陣列法)門利用率較高、集成密度大、布線靈活、布通率高缺點:面積浪費(原因:通道數(shù))門利用率不高(原因:晶體管)集成電路設(shè)計方法3)標(biāo)準(zhǔn)單元設(shè)計法特點:基本單元調(diào)用法各個單元具有同一高度(版圖尺寸),但是寬度不等。設(shè)計好的單元物理單元庫;單元的邏輯符號和電學(xué)符號—〉邏輯庫布線通道可調(diào)整優(yōu)點:(比較門陣列法)芯片的利用率高。(芯片中沒有無用的單元和晶體管)保證100%的連續(xù)布通率?？色@得較佳的電路性能。(單元能根據(jù)設(shè)計要求臨時改動并加入設(shè)計庫)可與全定制設(shè)計法結(jié)合,在芯片內(nèi)放入宏單元和功能塊集成電路設(shè)計方法不足:原始投資大。(單元庫的建立和修改)成本較高。(掩模版全部定制,芯片的加工)4)積木塊設(shè)計方法(BBL-BuildingBlockLayout)(通用單元設(shè)計法)·特點(比較標(biāo)準(zhǔn)單元法)不要求單元等高和等寬,每個單元可根據(jù)最合理的情況單獨進行版圖設(shè)計布線通道不統(tǒng)一,根據(jù)需要加以分配積木塊單元通常是較大規(guī)模的功能模塊優(yōu)點:靈活性大缺點:自動布線比較困難集成電路設(shè)計方法5)可編程邏輯器件設(shè)計方法(PLD)PLD的分類:簡單PLD和復(fù)雜PLD簡單PLD分類:可編程只讀存儲器(PRoM)可編程邏輯陣