存儲(chǔ)器系統(tǒng)B課件

第4章存儲(chǔ)器系統(tǒng)1.本章重點(diǎn)半導(dǎo)體存儲(chǔ)器分類半導(dǎo)體存儲(chǔ)器芯片的性能指標(biāo)常用存儲(chǔ)芯片使用存儲(chǔ)器系統(tǒng)的設(shè)計(jì)2.4.1

存儲(chǔ)器概述內(nèi)存是主存儲(chǔ)器，存放當(dāng)前運(yùn)行的程序和數(shù)據(jù)。直接編址范圍由CPU地址總線條數(shù)決定，8086：1MB(220)，80386：4GB(22230)；特點(diǎn)：快，容量小，隨機(jī)存取，CPU可直接訪問；一般由MOS型半導(dǎo)體存儲(chǔ)器組成；分RAM、ROM

。外存是輔助存儲(chǔ)器，存放非當(dāng)前使用的程序和數(shù)據(jù)。特點(diǎn)：慢，容量大，順序存取/塊存取，可長期保存程序和數(shù)據(jù)；通常由磁、金屬涂層、半導(dǎo)體介質(zhì)構(gòu)成；磁盤、磁帶、CD、DVD、存儲(chǔ)卡、U盤等。存儲(chǔ)器分內(nèi)部存儲(chǔ)器(內(nèi)存)和外部存儲(chǔ)器(外存)。3.4.1.1

半導(dǎo)體存儲(chǔ)器的分類

微機(jī)中的內(nèi)存儲(chǔ)器通常由半導(dǎo)體存儲(chǔ)器構(gòu)成，按存取方式分為隨機(jī)讀寫存儲(chǔ)器(RAM)和只讀存儲(chǔ)器(ROM)。4.根據(jù)存儲(chǔ)器芯片內(nèi)部基本單元電路的結(jié)構(gòu)不同，RAM又分為：(1)靜態(tài)隨機(jī)讀寫存儲(chǔ)器SRAM

一、隨機(jī)讀寫存儲(chǔ)器RAM

(2)動(dòng)態(tài)隨機(jī)讀寫存儲(chǔ)器DRAM

雙穩(wěn)態(tài)觸發(fā)器電路構(gòu)成。速度快，容量小。用電容存儲(chǔ)信息，速度慢，集成度高，容量大。但電容有漏電存在，需要定時(shí)“刷新”。(3)非易失性隨機(jī)讀寫存儲(chǔ)器NVRAM存儲(chǔ)電路由SRAM和E2PROM共同構(gòu)成。正常運(yùn)行時(shí)同SRAM；掉電或電源故障SRAM信息自動(dòng)保護(hù)到E2PROM。4.1.1

半導(dǎo)體存儲(chǔ)器的分類5.（1）掩膜式ROM

采用掩膜工藝（即光刻圖形技術(shù)）一次性直接寫入的。二、只讀存儲(chǔ)器ROM4.1.1

半導(dǎo)體存儲(chǔ)器的分類（2）可編程PROM（PROM）熔絲斷開和接通存儲(chǔ)信息，只能寫一次，不能擦除和改寫。（3）可擦除可編程ROM（EPROM）是紫外線EPROM，照15~20min擦除，寫入要專用編程器。（4）電可擦除可編程ROM（E2PROM）在線E2PROM，編程改寫不需專用設(shè)備，某引腳上加規(guī)定電壓即可。（5）閃速存儲(chǔ)器FLASH（FlashMemory）類似E2PROM，擦寫速度快，按塊擦寫。6.4.1.2半導(dǎo)體存儲(chǔ)器主要性能指標(biāo)存儲(chǔ)容量：存儲(chǔ)單元個(gè)數(shù)M×每單元位數(shù)N。

例如：SRAM6264容量為：8K×8bit DRAMIntel2164A容量為：64K×1bit存取時(shí)間：從啟動(dòng)讀(寫)操作到操作完成的時(shí)間(ns)。存取周期：連續(xù)啟動(dòng)兩次獨(dú)立的存儲(chǔ)器操作所需最小時(shí)間間隔?？煽啃裕河闷骄鶡o故障間隔時(shí)間MTBF來衡量功耗(mw毫瓦)：操作(動(dòng)態(tài))功耗、維持(靜態(tài))功耗性能/價(jià)格比盡量選用存儲(chǔ)容量大的芯片，以減少總芯片數(shù)。CPU讀寫存儲(chǔ)器的時(shí)間必須大于存儲(chǔ)芯片的存取時(shí)間。7.4.1.3

半導(dǎo)體存儲(chǔ)器的基本結(jié)構(gòu)存儲(chǔ)器邏輯結(jié)構(gòu)示意圖存儲(chǔ)體(內(nèi)容)根據(jù)地址信號(hào)確定地址8.4.1.3

半導(dǎo)體存儲(chǔ)器的基本結(jié)構(gòu)半導(dǎo)體存儲(chǔ)器芯片內(nèi)部(虛線框)：由地址寄存器、地址譯碼器、存儲(chǔ)體、讀寫驅(qū)動(dòng)電路、數(shù)據(jù)寄存器和讀寫控制邏輯等組成。一、存儲(chǔ)體是存儲(chǔ)信息的實(shí)體，由存儲(chǔ)元組成。存儲(chǔ)元是存儲(chǔ)一位二進(jìn)制“0”或“1”的基本存儲(chǔ)電路。存儲(chǔ)體內(nèi)基本存儲(chǔ)電路的排列結(jié)構(gòu)通常有兩種方式：字結(jié)構(gòu)和位結(jié)構(gòu)。

9.4.1.3

半導(dǎo)體存儲(chǔ)器的基本結(jié)構(gòu)二、地址譯碼器三、讀／寫控制電路單譯碼方式接受CPU的地址信息，并譯碼選中芯片內(nèi)某存儲(chǔ)單元。雙譯碼方式接收CPU傳來的控制命令，產(chǎn)生相應(yīng)時(shí)序信號(hào)對(duì)存儲(chǔ)器進(jìn)行讀/寫控制。10.4.2

隨機(jī)讀寫存儲(chǔ)器RAM一、典型SRAM芯片CMOSRAM芯片6264(8KB)

主要引腳功能與系統(tǒng)的連接使用典型靜態(tài)RAM芯片有Intel公司的：6264(8K*8)、62128(16K*8)、

62256(32K*8)、62512(64K*8)SRAM6264芯片外部引線圖11.4.2

隨機(jī)讀寫存儲(chǔ)器RAM地址線：A0～A12數(shù)據(jù)線：D0～D7輸出允許信號(hào)：OE寫允許信號(hào)：WE選片信號(hào)：CS1、CS26264的工作過程：讀操作：地址；CS1=0、CS2=1

；OE=0，WE=1；數(shù)據(jù)寫操作：地址；數(shù)據(jù)；CS1=0、CS2=1

；OE=*，WE=0有對(duì)應(yīng)的工作時(shí)序。6264芯片的主要引線：12.4.2

隨機(jī)讀寫存儲(chǔ)器RAMD0~D7A0A12???WEOECS1CS2???A0A12MEMWMEMR譯碼電路高位地址信號(hào)D0~D7???6264芯片與系統(tǒng)的連接CPU或計(jì)算機(jī)系統(tǒng)SRAM626413.4.2

隨機(jī)讀寫存儲(chǔ)器RAM（1）全地址譯碼低位地址線直接接存儲(chǔ)器芯片的地址線；剩余的全部高位地址信號(hào)作為譯碼信號(hào)，使得存儲(chǔ)器芯片的每一個(gè)單元都占據(jù)一個(gè)惟一的內(nèi)存地址。存儲(chǔ)器芯片譯碼器低位地址高位地址全部地址片選信號(hào)譯碼電路：將輸入的一組高位地址信號(hào)通過變換，產(chǎn)生一個(gè)有效輸出信號(hào)，用于選中某個(gè)存儲(chǔ)器芯片，從而確定該存儲(chǔ)器芯片在內(nèi)存中的地址范圍。有三種譯碼方式。存儲(chǔ)器芯片存儲(chǔ)器芯片14.4.2

隨機(jī)讀寫存儲(chǔ)器RAM6264芯片的地址范圍：F0000H~F1FFFH111100000……00~111100011……11A19A18A17A16A15A14A13&與非≥1#CS1A12～A0D7～D0高位地址線全部參加譯碼6264A12-A0D7-D0#OE#WE全地址譯碼例子：15.（2）部分地址譯碼用部分高位地址信號(hào)（而不是全部）作為譯碼信號(hào)，使得被選中的存儲(chǔ)器芯片占有幾組不同的地址范圍；部分地址譯碼例子：兩組地址：

A18=1：

F0000H~F1FFFHA18=0：

B0000H~B1FFFHA19A17A16A15A14A13&≥1高位地址線全部參加譯碼，A18除外6264CS14.2

隨機(jī)讀寫存儲(chǔ)器RAM下例使用高6位地址作為譯碼信號(hào)，從而使被選中芯片的每個(gè)單元都占有兩個(gè)地址，即這兩個(gè)地址都指向同一個(gè)單元。16.4.2

隨機(jī)讀寫存儲(chǔ)器RAM（3）線選地址譯碼用高位地址信號(hào)（一根或幾根）作為譯碼信號(hào)，使得被選中的存儲(chǔ)器芯片占有幾組不同的地址范圍；線選地址譯碼例子：地址？A136264CS1下例使用A13作為譯碼信號(hào)，從而使被選中芯片的每個(gè)單元都占有26個(gè)地址。17.4.2

隨機(jī)讀寫存儲(chǔ)器RAM應(yīng)用舉例例：將SRAM6264芯片與系統(tǒng)連接，使其地址范圍為：38000H~39FFFH，使用74LS138譯碼器構(gòu)成譯碼電路。

Y0#G1Y1#G2AY2#G2BY3#Y4#AY5#BY6#C

Y7#片選信號(hào)輸出譯碼允許信號(hào)地址信號(hào)輸入（接到不同的存儲(chǔ)體上）74LS138邏輯圖：18.4.2

隨機(jī)讀寫存儲(chǔ)器RAM74LS138真值表：（注意：輸出低電平有效）可以看出，當(dāng)譯碼允許信號(hào)有效時(shí)，Yi是輸入A、B、C的函數(shù)，即

Y=f(A,B,C)11111111XXX其他值0111111111110010111111110100110111111011001110111110010011110111011100111110110101001111110100110011111110000100Y7Y6Y5Y4Y3Y2Y1Y0CBAG1G2AG2B19.4.2

隨機(jī)讀寫存儲(chǔ)器RAMCPUD0~D7A0A12???WEOECS1CS2???A0A12MEMWMEMRD0~D7A1974LS138G1G2AG2BCBA&&A18A14A13A17A16A15VCCY0地址范圍為：38000H~39FFFH與系統(tǒng)連接示意圖(全地址譯碼)626420.4.2

隨機(jī)讀寫存儲(chǔ)器RAMCPUD0~D7A0A12???WEOECS1CS2???A0A12MEMWMEMRD0~D7G1G2AG2BCBA&&A19A14A13A17A16A15VCCY0A18不參加譯碼：地址范圍為：38000H~39FFFH或78000H~79FFFH與系統(tǒng)連接示意圖(線選地址譯碼)626421.4.2

隨機(jī)讀寫存儲(chǔ)器RAMCPUD0~D7A0A12???WEOECS1CS2???A0A12MEMWMEMRD0~D7&A19A14A13A17A16A15VCCA13~A18不參加譯碼：地址范圍？？？？與系統(tǒng)連接示意圖(線選地址譯碼)A18626422.二、典型DRAM芯片4.2

隨機(jī)讀寫存儲(chǔ)器RAM特點(diǎn)：存儲(chǔ)元主要由電容構(gòu)成，由于電容存在漏電現(xiàn)象而使其存儲(chǔ)的信息不穩(wěn)定，故DRAM芯片需要定時(shí)刷新，相應(yīng)的外圍電路較復(fù)雜；定時(shí)刷新間隔一般為幾微秒～幾毫秒；集成度高(存儲(chǔ)容量大，可達(dá)1Gbit/片以上)，功耗低，但速度慢(10ns左右)；DRAM在微機(jī)中應(yīng)用非常廣泛，如微機(jī)的內(nèi)存條、顯存等。23.4.2

隨機(jī)讀寫存儲(chǔ)器RAM典型DRAM芯片Intel2164A容量：64K*124.4.2

隨機(jī)讀寫存儲(chǔ)器RAM主要引線A0~A7：地址輸入線。分時(shí)復(fù)用。每次8位地址信號(hào)送到芯片上，分別為行地址和列地址，構(gòu)成16位地址通過行列譯碼選中要尋址的單元。RAS：行地址選通信號(hào)。用于鎖存行地址；CAS：列地址選通信號(hào)；地址總線上先送上行地址，后送上列地址，它們分別在RAS和CAS有效期間被鎖存在鎖存器中WE=O數(shù)據(jù)寫入WE=1數(shù)據(jù)讀出WE：寫允許信號(hào)DIN：

數(shù)據(jù)輸入DOUT：數(shù)據(jù)輸出25.4.2

隨機(jī)讀寫存儲(chǔ)器RAMDRAM的工作過程數(shù)據(jù)讀出：（1）行地址A0~A7，RAS有效，下降沿鎖存行地址；（2）列地址A0~A7，CAS有效，下降沿鎖存列地址；（3）保持WE=1，在CAS=0期間，DOUT端輸出并保持。26.4.2

隨機(jī)讀寫存儲(chǔ)器RAM數(shù)據(jù)寫入：與數(shù)據(jù)讀出過程基本類似，區(qū)別是送完列地址后，要將WE端置為低電平，然后把要寫入的數(shù)據(jù)從DIN端輸入。27.4.2

隨機(jī)讀寫存儲(chǔ)器RAM刷新：將存放的每位信息讀出并重新寫入過程。（1）CAS=1，無效；（2）送行地址，RAS=0，有效；（3）芯片內(nèi)刷新電路將所選行單元的信息刷新；（4）將行地址循環(huán)一遍，刷新整個(gè)芯片所有單元。

DRAM要求每隔2~8ms刷新一次，這個(gè)時(shí)間稱為刷新周期。在刷新期間，DRAM不能進(jìn)行正常的讀寫操作的，是由刷新控制電路來保證。28.4.2

隨機(jī)讀寫存儲(chǔ)器RAM2164A在系統(tǒng)中的連接29.4.3

只讀存儲(chǔ)器ROM一、典型EPROM芯片特點(diǎn)：可多次編程寫入掉電后內(nèi)容不丟失需用紫外線擦除內(nèi)容常用EPROM芯片有Intel2732(4KB)、2764(8KB)、27128(16KB)等。EPROM276430.4.3

只讀存儲(chǔ)器ROM12822732642552462372282192010191118121713161415VPPA12A7A0D0D1D2地D3D4D5D6D7CEA10OEA11A9A8NCPGMVCCA1A2A3A4A5A61、8K×8bit芯片，其引腳與SRAM6264完全兼容：2、地址信號(hào)：A0~A123、數(shù)據(jù)信號(hào)：D0~D74、輸出允許信號(hào)：OE5、片選信號(hào)：CE6、編程脈沖輸入：PGM=0，編程輸入。讀操作時(shí)PGM=17、VCC=+5V，VPP=+21V（+12.5V，+15V，+25V）。EPROM276431.4.3

只讀存儲(chǔ)器ROM2764的工作方式數(shù)據(jù)讀出：A0~A12，OE=CE=0，D0~D7編程寫入擦除：15~20分鐘標(biāo)準(zhǔn)編程：編程負(fù)脈沖50±5ms快速編程：編程負(fù)脈沖100us，寫10次編程寫入的特點(diǎn)：每出現(xiàn)一個(gè)編程負(fù)脈沖就寫入一個(gè)字節(jié)數(shù)據(jù)。工作方式32.4.3

只讀存儲(chǔ)器ROM二、典型E2PROM特點(diǎn)：可在線編程寫入掉電后內(nèi)容不丟失電可擦除E2PROM芯片2817A(2K×8bit)11根地址線（A0~A10）8位數(shù)據(jù)線（D0~D7）輸出允許信號(hào)（OE）寫允許信號(hào)（WE）片選信號(hào)（CE）狀態(tài)輸出端（READY/BUSY）引腳信號(hào)：Intel2817A最大讀出時(shí)間250ns，工作電流150mA，維持電流50mA33.4.3

只讀存儲(chǔ)器ROM2817A工作方式數(shù)據(jù)讀出編程寫入：擦除：字節(jié)寫入：A0~A10，CE=WE=OE=1，D0~D7，BUSY=0，寫入一個(gè)字節(jié)，BUSY=1字節(jié)擦除：一次擦除一個(gè)字節(jié)A0~A10，CE=OE=0，WE=1，BUSY高阻，從D0~D7讀出數(shù)據(jù)34.4.3

只讀存儲(chǔ)器ROM編程速度快，掉電后內(nèi)容又不丟失。特點(diǎn)：通過向內(nèi)部控制寄存器寫入命令的方法來控制芯片的工作方式。應(yīng)用：構(gòu)成存儲(chǔ)卡，BIOS，便攜式閃存硬盤、MP3等。工作方式：數(shù)據(jù)讀出編程寫入：擦除讀單元內(nèi)容讀內(nèi)部狀態(tài)寄存器內(nèi)容讀芯片的廠家及器件標(biāo)記數(shù)據(jù)寫入，寫軟件保護(hù)字節(jié)擦除，塊擦除，片擦除擦除掛起三、閃存(flashmemory)E2PROM35.4.3

只讀存儲(chǔ)器ROM17根地址線A0~A16，A7~A16尋1024個(gè)分區(qū)地址，A0~A6尋各分區(qū)的128個(gè)字節(jié)單元8位數(shù)據(jù)線（I/O0~I/O7）輸出允許信號(hào)（OE）寫允許信號(hào)（WE）片選信號(hào)（CE）引腳信號(hào)：ATMEL公司的AT29C010A，單一+5V閃存，容量1M1bit，快速讀出時(shí)間70ns，分區(qū)(1024區(qū)128字節(jié))快速編程周期10ms，低功率有效電流50mA，維持電流100mA。編程電壓VPP、工作電壓VCC均為+5V，VSS接地36.AT29C010A工作方式

4.3

只讀存儲(chǔ)器ROM軟件數(shù)據(jù)保護(hù)：數(shù)據(jù)讀出：編程：字節(jié)裝載：A0~A16，CE=OE=0，WE=1，從I/O0~I/O7讀出數(shù)據(jù)裝入每一分區(qū)待編程的128字節(jié)數(shù)據(jù)或數(shù)據(jù)保護(hù)的軟件編碼。A0~A16，CE=WE=0，OE=1，數(shù)據(jù)在CE、WE上升沿時(shí)鎖存。以分區(qū)為單位進(jìn)行再編程，一般在150s內(nèi)結(jié)束裝入；編程周期。自動(dòng)擦除分區(qū)內(nèi)容，對(duì)鎖存的數(shù)據(jù)在定時(shí)器作用下編程。通過程序指令可以開啟或關(guān)閉軟件數(shù)據(jù)保護(hù)特性。37.4.4

存儲(chǔ)器系統(tǒng)設(shè)計(jì)一、系統(tǒng)內(nèi)存配置IBMPC/XT內(nèi)存配置示意圖8086CPU的中斷服務(wù)程序入口地址固定存放在內(nèi)存00000H~003FFH地址空間。38.二、存儲(chǔ)器系統(tǒng)設(shè)計(jì)應(yīng)注意的問題

(1)CPU總線的負(fù)載能力4.4

存儲(chǔ)器系統(tǒng)設(shè)計(jì)(2)CPU時(shí)序和存儲(chǔ)器存取速度之間的配合(3)存儲(chǔ)器容量配置及地址分配

計(jì)算機(jī)運(yùn)行環(huán)境的需要；微處理器直接尋址范圍；ROM區(qū)的設(shè)置；特殊用途所規(guī)定的固定地址；(4)控制信號(hào)的連接39.三、存儲(chǔ)器的擴(kuò)展4.4

存儲(chǔ)器系統(tǒng)設(shè)計(jì)位數(shù)擴(kuò)展用8片2164A芯片構(gòu)成64KB存儲(chǔ)器LS138A16~A192164A2164A2164ADBABD0D1D7A0~A7A8~A15…譯碼輸出讀寫信號(hào)A0~A19D0~D7A0~A7A8~A15A0~A7A8~A15位擴(kuò)展方法：將每片地址線、控制線并聯(lián)，數(shù)據(jù)線分別引出；位擴(kuò)展特點(diǎn)：存儲(chǔ)器單元數(shù)不變，位數(shù)增加。40.字?jǐn)U展

4.4

存儲(chǔ)器系統(tǒng)設(shè)計(jì)64K×8位的SRAM芯片構(gòu)成128KB存儲(chǔ)器地址空間的擴(kuò)展；每個(gè)芯片地址線、數(shù)據(jù)線、控制線并聯(lián)，片選端分別引出，使每個(gè)芯片占據(jù)不同地址范圍。地址為：20000H～2FFFFH和30000H～3FFFFH

41.字位同時(shí)擴(kuò)展

4.4

存儲(chǔ)器系統(tǒng)設(shè)計(jì)兩組芯片的地址范圍是多少？42.4.4

存儲(chǔ)器系統(tǒng)設(shè)計(jì)四、CPU(8086/8088)與存儲(chǔ)器的連接存儲(chǔ)器芯片選擇存儲(chǔ)器類型容量

(1)字結(jié)構(gòu)：一片一組；

(2)位結(jié)構(gòu)：n片一組；速度負(fù)載性能/價(jià)格比譯碼方法線選法部分地址譯碼法全地址譯碼法43.4.4

存儲(chǔ)器系統(tǒng)設(shè)計(jì)四、CPU(8086/8088)與存儲(chǔ)器的連接例：8086/8088CPU配置16KB的EPROM，32KB的RAM，EPROM選用2764(8K*8)的芯片，RAM選用靜態(tài)6264(8K*8)構(gòu)成擴(kuò)充存儲(chǔ)器。要求：（1）ROM區(qū)地址：80000H-83FFFH；（2）RAM區(qū)地址：84000H-8BFFFH；（3）采用全譯碼方式。解：所需芯片數(shù)：

EPROM2764：16KB/8KB=2片

RAM6264：32KB/8KB=4片分別以8088CPU和8086CPU來講，因?yàn)?086CPU要考慮奇偶分體。（1）8088CPU地址分配表：44.

M/IOA19A18A17A16A15A14A13A12A1A0 1000000000 1000000111 1000001000 1000001111 1000010000 1000010111 1000011000 1000011111 1000100000 1000100111 1000101000 100010111180000H81FFFH8KB82000H83FFFH8KB84000H85FFFH8KB86000H87FFFH8KB88000H89FFFH8KB8A000H8BFFFH8KBROM區(qū)2764(1)2764(2)RAM區(qū)6264（1）6264（2）6264（3）6264（4）Y0Y2Y4CBAG2BG2AG1Y1Y3Y545.A17

，A18或操作后接G2A

。4.4

存儲(chǔ)器系統(tǒng)設(shè)計(jì)

CPU的低位地址線A12~A0接每片2764，6264的地址線A12~A0，用于片內(nèi)尋址；地址總線連接CPU其余高位地址線A19~A14接入74LS138，其中A13，A14，A15接入74LS138譯碼器輸入端A，B，C；A16接入74LS138的G2B端；M/IO取反后同A19通過與操作后接入74LS138的G1端；46.6264芯片的CS1如上述地址分配表所示連接；CS2接入+5V電源；OE與CPU的RD相連；WE與CPU的WR相連。數(shù)據(jù)線的連接4.4

存儲(chǔ)器系統(tǒng)設(shè)計(jì)

將存儲(chǔ)器分別與系統(tǒng)數(shù)據(jù)總線D7~D0相連，用于8088與存儲(chǔ)器之間進(jìn)行字節(jié)或字傳送?？刂凭€的連接其連接邏輯電路如下所示。47.CED7OED0A0~A12CED7OED0A0~A12CS1WED7OECS2D0A0~A12CS1WED7OECS2D0A0~A12CS1WED7OECS2D0A0~A12CS1WED7OECS2D0A0~A12D7~D0A12~A0A12~A0G1Y0G2AY1G2BY2CY3BY4AY5與A13A14A15A16A18A19M/IORDWR+5VA17或48.

M/IOA19A18A17A16A15A14A13A12A1A0 1000000000 1000000111 1000001000 1000001111 1000010000 1000010111 1000011000 1000011111 1000100000 1000100111 1000101000 100010111180000H81FFFH8KB82000H83FFFH8KB84000H85FFFH8KB86000H87FFFH8KB88000H89FFFH8KB8A000H8BFFFH8KBROM區(qū)2764-H2764-LRAM區(qū)6264-H（1）6264-L（1）6264-H（2）6264-L（2）Y0Y1Y2CBAG2BG2AG1（2）8086CPU地址分配表：49.4.4

存儲(chǔ)器系統(tǒng)設(shè)計(jì)地址總線連接CPU的A0與BHE信號(hào)用于選擇偶存儲(chǔ)體和奇存儲(chǔ)體；CPU的低位地址線A13~A1接每片2764，6264的地址線A12