微機原理與接口技術(shù)()

微機原理與接口技術(shù)()第1頁，課件共57頁，創(chuàng)作于2023年2月內(nèi)容提要課程框架結(jié)構(gòu)、學習特點微型計算機的發(fā)展概況微型計算機系統(tǒng)簡介第一章緒論2023/7/232第2頁，課件共57頁，創(chuàng)作于2023年2月§1-1課程框架結(jié)構(gòu)和學習特點一、課程體系結(jié)構(gòu)8086/8088CPU雖然是80x86系列的原始型，但80x86匯編語言及高檔微處理器均以8086/8088為基礎(chǔ)發(fā)展起來，因此，本課程以8086/8088為背景介紹微處理器的結(jié)構(gòu)、微型計算機系統(tǒng)的組成、存儲器、接口技術(shù)以及匯編語言程序設(shè)計，為學習高檔微型計算機技術(shù)打下基礎(chǔ)。2023/7/233第3頁，課件共57頁，創(chuàng)作于2023年2月§1-1課程框架結(jié)構(gòu)和學習特點8086系統(tǒng)結(jié)構(gòu)一、課程體系結(jié)構(gòu)尋址方式和指令系統(tǒng)程序設(shè)計存儲器接口芯片CPU的內(nèi)部結(jié)構(gòu)和工作原理.編寫程序的基礎(chǔ)介紹程序設(shè)計的方法

存儲芯片的結(jié)構(gòu)和運用

接口芯片的結(jié)構(gòu)和運用

2023/7/234第4頁，課件共57頁，創(chuàng)作于2023年2月§1-1課程框架結(jié)構(gòu)和學習特點二、學習特點難點整體概念建立困難指令較多，難記難用外圍芯片多，容易混淆要求課前預(yù)習，課后復(fù)習有問題及時解決，勿產(chǎn)生堆積多交流，多討論獨立完成作業(yè)2023/7/235第5頁，課件共57頁，創(chuàng)作于2023年2月§1-1課程框架結(jié)構(gòu)和學習特點三、參考書《微型計算機原理與接口技術(shù)》（第4版），周荷琴吳秀清編著，中國科學技術(shù)大學出版社《微型計算機原理及接口技術(shù)》，李伯成編著，電子工業(yè)出版社《微型計算機技術(shù)》，田艾平王力生卜艷萍編著，清華大學出版社2023/7/236第6頁，課件共57頁，創(chuàng)作于2023年2月§1-2微型計算機的發(fā)展概況

1946年第一代電子計算機ENIAC（ElectronicNumericalIntegratorandCalculator）在美國（賓夕法尼亞大學）誕生。一、計算機的發(fā)展簡史它裝有

18800個電子管、7萬個電阻器。1萬個電容器和6000個開關(guān)，重達30噸，占地面積150多平方米，耗電150千瓦。2023/7/237第7頁，課件共57頁，創(chuàng)作于2023年2月§1-2微型計算機的發(fā)展概況

一、計算機的發(fā)展簡史第一代計算機：電子管計算機，1946年，以電子管為邏輯元件。操作指令是為特定任務(wù)而編制的，每種機器有不同的機器語言，功能受限，速度慢。使用真空管和磁鼓儲存數(shù)據(jù)。主要元件：18800個電子管，70000個電阻，500萬個焊接點。其他：重30噸，占地150m2，耗電150kw，5000次/秒的加法運算。2023/7/238第8頁，課件共57頁，創(chuàng)作于2023年2月§1-2微型計算機的發(fā)展概況

一、計算機的發(fā)展簡史第二代計算機：晶體管計算機，1958年，以晶體管為邏輯元件。與電子管相比、晶體管具有體積小、重量輕、壽命長、效率高、功耗低等特點。晶體管計算機，降低了成本和體積，提高了運算速度。高級語言（Fortran，Cobol）的出現(xiàn)，使計算機從原來的“科學計算”擴展到“數(shù)據(jù)處理、過程控制”。2023/7/239第9頁，課件共57頁，創(chuàng)作于2023年2月§1-2微型計算機的發(fā)展概況

一、計算機的發(fā)展簡史第三代計算機：集成電路計算機，1965年，以中、小規(guī)模集成電路為邏輯元件。與晶體管相比，集成電路的體積更小，功耗更低，可靠性更高。第三代計算機由于采用了集成電路，計算速度從幾十萬次提高到上千萬次，體積大大縮小，價格也不斷下降。配上各類操作系統(tǒng)，性能大大提高。出現(xiàn)了交互式語言Basic、結(jié)構(gòu)化程序設(shè)計方法。

2023/7/2310第10頁，課件共57頁，創(chuàng)作于2023年2月§1-2微型計算機的發(fā)展概況

一、計算機的發(fā)展簡史第四代計算機：大規(guī)模集成電路計算機，1970年，以超大規(guī)模集成電路為邏輯元件。大規(guī)模集成電路（LSI）計算機，降低了成本和體積，提高了運算速度。在實現(xiàn)微型化的同時，還實現(xiàn)了巨型化計算機網(wǎng)絡(luò)、分布式處理技術(shù)、數(shù)據(jù)庫管理等。微型計算機是第四代計算機的典型代表！2023/7/2311第11頁，課件共57頁，創(chuàng)作于2023年2月§1-2微型計算機的發(fā)展概況

二、微型計算機的發(fā)展第一代微處理器：1971年（4位和8位微處理器）微型計算機的發(fā)展通常以微處理芯片CPU的發(fā)展為基點，微處理器作為微型計算機的核心，其技術(shù)的快速發(fā)展推動著整個微型計算機的進步和更新?lián)Q代。微處理器發(fā)展經(jīng)歷五代：第二代微處理器：1973年（8位微處理器）第三代微處理器：1978年（16位微處理器）第四代微處理器：1983年（32位微處理器）第五代微處理器：1993年（64位微處理器）2023/7/2312第12頁，課件共57頁，創(chuàng)作于2023年2月§1-2微型計算機的發(fā)展概況

二、微型計算機的發(fā)展第一代微處理器：1971年（4位和8位微處理器）典型產(chǎn)品：

Intel4004（1971年，4位微處理器） Intel8008（1972年，8位微處理器）特點：工藝：PMOS集成度：2000只晶體管/片時鐘頻率：小于1MHz平均指令執(zhí)行時間：10~15μs采用機器語言編程。2023/7/2313第13頁，課件共57頁，創(chuàng)作于2023年2月§1-2微型計算機的發(fā)展概況

二、微型計算機的發(fā)展第二代微處理器：1973年（8位微處理器）典型產(chǎn)品：Intel8080（73年），MotorolaMC6800（74年），ZilogZ80（75年），Intel8085（76年）特點：工藝：NMOS集成度：9000只晶體管／片時鐘頻率：1~4MHz平均指令執(zhí)行時間：1~2μs有中斷和DMA等功能，指令系統(tǒng)相對完善，配備了匯編語言和高級語言（BASIC、FORTRAN語言），使用單用戶操作系統(tǒng)。2023/7/2314第14頁，課件共57頁，創(chuàng)作于2023年2月§1-2微型計算機的發(fā)展概況

二、微型計算機的發(fā)展第三代微處理器：1978年（16位微處理器）典型產(chǎn)品：Intel8086（1978年），ZilogZ8000（1979年），Motorola68000（1979年），Intel80286（1983年），Motorola68010（1983年）特點：工藝：HMOS集成度：2~7萬只晶體管/片時鐘頻率：4~25MHz平均指令執(zhí)行時間：0.5μs2023/7/2315第15頁，課件共57頁，創(chuàng)作于2023年2月§1-2微型計算機的發(fā)展概況

二、微型計算機的發(fā)展第三代微處理器：1978年（16位微處理器）8086微處理器時鐘頻率為5MHz，數(shù)據(jù)總線16位，地址總線20位，可尋址1MB內(nèi)存空間。具有豐富的指令系統(tǒng)，采用多級中斷，多重尋址方式，有段寄存器結(jié)構(gòu)，配有磁盤操作系統(tǒng)，數(shù)據(jù)庫管理系統(tǒng)和多種高級語言，性能超過了70年代的中低檔小型機水平。2023/7/2316第16頁，課件共57頁，創(chuàng)作于2023年2月§1-2微型計算機的發(fā)展概況

二、微型計算機的發(fā)展第三代微處理器：1978年（16位微處理器）80286微處理器時鐘頻率為25MHz，地址總線24位，可尋址16MB內(nèi)存空間。提出了實模式和保護模式兩種存儲器管理模式，使之突破了8086訪問1MB存儲空間的限制；引進了段描述符表的概念，可訪問1GB的虛擬地址空間；支持虛擬存儲器體系，滿足了多用戶和多任務(wù)的工作需要。2023/7/2317第17頁，課件共57頁，創(chuàng)作于2023年2月§1-2微型計算機的發(fā)展概況

二、微型計算機的發(fā)展第四代微處理器：1983年（32位微處理器）典型產(chǎn)品：ZilogZ80000（1983年），Motorola68020（1984年），Intel80386（1985年），Intel80486（1989年），Motorola68040（1989年）特點：工藝：CHMOS集成度：15~50萬只晶體管／片時鐘頻率：16~40MHz平均指令執(zhí)行時間：<0.1μs2023/7/2318第18頁，課件共57頁，創(chuàng)作于2023年2月§1-2微型計算機的發(fā)展概況

二、微型計算機的發(fā)展第四代微處理器：1983年（32位微處理器）80386CPU數(shù)據(jù)總線和地址總線均為32位，尋址能力高達4GB，采用段頁式存儲器管理機制，提供帶有存儲器保護的虛擬存儲。采用6級流水線，即取指令，譯碼，內(nèi)存管理，執(zhí)行指令和總線訪問并行操作。有快速局部總線，有一套支持的配件。

2023/7/2319第19頁，課件共57頁，創(chuàng)作于2023年2月§1-2微型計算機的發(fā)展概況

二、微型計算機的發(fā)展第四代微處理器：1983年（32位微處理器）80486CPU不僅將浮點運算部件集成進芯片之內(nèi)，又增加了8KB的片內(nèi)高速緩存（Cache），內(nèi)部數(shù)據(jù)總線寬度為64位。80486的整數(shù)處理部件采用了RISC技術(shù)（ReducedInstructionSetComputer，簡化指令集合計算機），可以在一個時鐘周期內(nèi)執(zhí)行一條指令，使80486的處理速度極大提高。芯片內(nèi)部其它方面保留CISC（ComplexInstructionSetComputer，復(fù)雜指令系統(tǒng)

）用以處理復(fù)雜的指令，以保證兼容性。它還采用突發(fā)總線方式，大大提高了與內(nèi)存的數(shù)據(jù)交換速度。80486引進了時鐘倍頻技術(shù)，使主頻超過100MHz成為可能。2023/7/2320第20頁，課件共57頁，創(chuàng)作于2023年2月§1-2微型計算機的發(fā)展概況

二、微型計算機的發(fā)展第五代微處理器：1993年開始（32位向64位微處理器過渡）典型產(chǎn)品：Pentium（1993年），PentiumPro（1995年） PentiumⅡ（1997年），PentiumⅢ（1999年），Pentium4（2000年），Core（2006年）Pentium處理器不僅保留了與80486的兼容，而且在內(nèi)部集成了浮點運算器和兩個8KB的Cache，分別用于保存指令與數(shù)據(jù)；還提供了兩條并行的流水線，形成超標量的體系結(jié)構(gòu)，大大提高了指令的并行運算速度。CPU的內(nèi)部工作頻率為60～100MHz，使Pentium處理器可在一個機器周期內(nèi)執(zhí)行完兩條指令。特點2023/7/2321第21頁，課件共57頁，創(chuàng)作于2023年2月§1-2微型計算機的發(fā)展概況

二、微型計算機的發(fā)展PentiumPro內(nèi)部數(shù)據(jù)總線與地址總線均為64位，采用3路超標量體系結(jié)構(gòu)，14級超級流水線，非順序執(zhí)行指令，進行分支指令預(yù)測技術(shù)和數(shù)據(jù)流分析，可實現(xiàn)指令的動態(tài)執(zhí)行；PentiumⅡ雙重獨立總線結(jié)構(gòu)（二級高速緩存總線及處理器到主存的系統(tǒng)總線分別獨立）；內(nèi)置多媒體擴展技術(shù)；將256～512KB的L2Cache集成到CPU中，優(yōu)化了L2Cache到系統(tǒng)總線的輸入隊列和數(shù)據(jù)緩沖器；PentiumⅢ主頻為450MHz，系統(tǒng)總線頻率為100MHz；增加了70余條三維圖像處理指令—SSE指令集；PentiumⅢ主頻為450～700MHz。2023/7/2322第22頁，課件共57頁，創(chuàng)作于2023年2月§1-2微型計算機的發(fā)展概況

二、微型計算機的發(fā)展Pentium4主頻可達1.5GHz～3.6GHz，它采用了一系列新技術(shù)，包括400MHz的系統(tǒng)總線和雙通道的DRAM、專用的跟蹤緩沖器（用來保存已解碼的指令和轉(zhuǎn)移高速處理所需的數(shù)據(jù)）、超線程技術(shù)（為每個CPU設(shè)置兩個入口，相當于兩個邏輯CPU），以及20級的超長流水線技術(shù)和高級動態(tài)分支技術(shù)，同時引入了為加速執(zhí)行各種應(yīng)用程序而設(shè)計的包括144條多媒體及圖形指令（SSE2），從而使Pentium4CPU能夠更好地滿足互聯(lián)網(wǎng)用戶的要求。特點2023/7/2323第23頁，課件共57頁，創(chuàng)作于2023年2月§1-2微型計算機的發(fā)展概況

二、微型計算機的發(fā)展Core（酷睿）處理器采用先進的雙核架構(gòu)，將兩個微處理器內(nèi)核封裝在一起，共享二級緩存和系統(tǒng)總線，可以根據(jù)工作負載情況，將共享二級高速緩存動態(tài)分配到每個處理器內(nèi)核。特點2023/7/2324第24頁，課件共57頁，創(chuàng)作于2023年2月INTEL微處理器性能演進表地址總線數(shù)據(jù)總線存儲器尋址空間一級緩存二級緩存工作頻率(Hz)集成度(只/片)808016864KB2M450080882081MB5M29000808620161MB5/8/10M2900080286241616MB12/20/25M13.4萬80386SX241616MB16/25/33M27.5萬80386DX32324GB16/33/40M27.5萬80486DX32324GB8KB25~100M120萬Pentium32644GB16KB66~200M310萬PentiumMMX32(36)6464GB16KB200~300M450萬性能芯片2023/7/2325第25頁，課件共57頁，創(chuàng)作于2023年2月地址總線數(shù)據(jù)總線存儲器尋址空間一級緩存二級緩存工作頻率(Hz)集成度(只/片)PentiumPro366464GB16KB256KB150~200M550萬PⅡ366464GB32KB512KB233~450M750萬PⅡXeon366464GB32KB512KB350~450M750萬PⅢ366464GB32KB512KB450M~1.4G950萬P4366464GB32KB256KB~2MB1.3~3.8G1.25億Core366464GB64KB2MB~8MB1.8~3.0G2.91億CoreXeon40641024GB64KB2MB~12MB1.6~3.0G8.2億INTEL微處理器性能演進表（續(xù)）性能芯片2023/7/2326第26頁，課件共57頁，創(chuàng)作于2023年2月§1-3微型計算機系統(tǒng)

控制器輸出設(shè)備

CPU

存儲器運算器ALU輸入設(shè)備微型計算機的基本結(jié)構(gòu)屬于馮·諾依曼型計算機。它包括運算器、控制器、存儲器、輸入設(shè)備和輸出設(shè)備五個組成部分，基本工作原理是存儲器存儲程序控制的原理。早期的馮·諾依曼機結(jié)構(gòu)上以運算器和控制器為中心，隨著計算機系統(tǒng)的發(fā)展，現(xiàn)已演化為以存儲器為中心的結(jié)構(gòu)。2023/7/2327第27頁，課件共57頁，創(chuàng)作于2023年2月§1-3微型計算機系統(tǒng)

一、微處理器、微型計算機、微型計算機系統(tǒng)微處理器(Microprocessor)

只是一個中央處理器(CPU)，由算術(shù)邏輯部件(ALU)、累加器和寄存器組、指令指針寄存器IP

、段寄存器、時序和控制邏輯部件、內(nèi)部總線等組成。算術(shù)邏輯部件(ALU)：主要完成算術(shù)運算及邏輯運算。數(shù)據(jù)寄存器和變址及指針寄存器：用來存放參加運算的數(shù)據(jù)、中間結(jié)果或地址。指令指針寄存器IP：指向要執(zhí)行的下一條指令的偏移地址。2023/7/2328第28頁，課件共57頁，創(chuàng)作于2023年2月§1-3微型計算機系統(tǒng)

一、微處理器、微型計算機、微型計算機系統(tǒng)微處理器(Microprocessor) 段寄存器：給出存儲單元的段地址，與偏移地址組成20位物理地址對存儲器尋址。時序和控制邏輯部件：負責對整機的控制，使CPU內(nèi)部、外部協(xié)調(diào)工作。內(nèi)部總線：總線用來傳送CPU內(nèi)部的數(shù)據(jù)及控制信號。微處理器不能構(gòu)成獨立工作的系統(tǒng)，也不能獨立執(zhí)行程序，必須配上存儲器、外部輸入/輸出接口構(gòu)成一臺微型計算機方能工作。2023/7/2329第29頁，課件共57頁，創(chuàng)作于2023年2月§1-3微型計算機系統(tǒng)

一、微處理器、微型計算機、微型計算機系統(tǒng)微處理器(Microprocessor)2023/7/2330第30頁，課件共57頁，創(chuàng)作于2023年2月§1-3微型計算機系統(tǒng)

一、微處理器、微型計算機、微型計算機系統(tǒng)微型計算機微型計算機的組成：CPU存儲器I/O接口電路系統(tǒng)總線具有運算能力，能獨立執(zhí)行程序，但若沒有輸入/輸出設(shè)備，數(shù)據(jù)和程序不能輸入，運算結(jié)果無法顯示或輸出，仍不能正常工作，因此必須構(gòu)成一個微型計算機系統(tǒng)才能方便人們應(yīng)用。2023/7/2331第31頁，課件共57頁，創(chuàng)作于2023年2月§1-3微型計算機系統(tǒng)

一、微處理器、微型計算機、微型計算機系統(tǒng)微型計算機2023/7/2332第32頁，課件共57頁，創(chuàng)作于2023年2月§1-3微型計算機系統(tǒng)

一、微處理器、微型計算機、微型計算機系統(tǒng)微型計算機系統(tǒng)微型計算機系統(tǒng)的構(gòu)成：微型計算機＋外部輸入／輸出設(shè)備＋系統(tǒng)軟件2023/7/2333第33頁，課件共57頁，創(chuàng)作于2023年2月§1-3微型計算機系統(tǒng)

一、微處理器、微型計算機、微型計算機系統(tǒng)微型計算機系統(tǒng)2023/7/2334第34頁，課件共57頁，創(chuàng)作于2023年2月§1-3微型計算機系統(tǒng)

ALU寄存器控制部件系統(tǒng)軟件：DOS、Windows95/98/2000應(yīng)用軟件：WPS、Word、Photoshop微處理器CPU

存儲器(RAM,ROM)I/O接口總線硬件軟件微型計算機系統(tǒng)微型計算機外設(shè)鍵盤、鼠標顯示器軟驅(qū)、硬盤、光驅(qū)打印機、掃描儀概念對照[微處理器、微型計算機、微型計算機系統(tǒng)]2023/7/2335第35頁，課件共57頁，創(chuàng)作于2023年2月§1-3微型計算機系統(tǒng)

二、存儲器存儲器：內(nèi)部存儲器（內(nèi)存或主存）和外部存儲器。1.內(nèi)部存儲器內(nèi)存存放當前正在使用或經(jīng)常使用的程序和數(shù)據(jù)，CPU可以直接訪問。內(nèi)存主要是半導(dǎo)體存儲器，分為隨機存取存儲器RAM和只讀存儲器ROM。2023/7/2336第36頁，課件共57頁，創(chuàng)作于2023年2月§1-3微型計算機系統(tǒng)

二、存儲器1.內(nèi)部存儲器隨機存取存儲器RAMRAM可以隨機讀寫，斷電后存儲內(nèi)容消失。RAM又可分為動態(tài)RAM（DRAM）和靜態(tài)RAM（SRAM）。DRAM用MOS電路和電容作為存儲單元，由于電容放電要定時對其充電，稱為刷新。特點是高密度，但存取速度慢。SRAM用雙極型電路或MOS電路組成觸發(fā)器作存儲單元，不需要刷新。特點是高速度，但存儲容量小。2023/7/2337第37頁，課件共57頁，創(chuàng)作于2023年2月§1-3微型計算機系統(tǒng)

二、存儲器1.內(nèi)部存儲器只讀存儲器ROMROM只能讀出已存儲的內(nèi)容，不能寫入，斷電后存儲內(nèi)容不會消失。ROM又可分為可編程只讀存儲器PROM、可編程可擦除只讀存儲器EPROM

和EEPROM。Cache存儲空間較小、存取速度較高，位于CPU和主存之間。存放了處理機經(jīng)常使用的程序和數(shù)據(jù)，使CPU可快速從Cache中讀寫所需的指令和數(shù)據(jù)，減少了訪問主存的次數(shù)，提高了整個處理機的性能。高速緩存存儲器Cache2023/7/2338第38頁，課件共57頁，創(chuàng)作于2023年2月§1-3微型計算機系統(tǒng)

二、存儲器2.外部存儲器外存存放“海量”數(shù)據(jù)，相對來說不經(jīng)常使用，CPU使用時要先調(diào)入內(nèi)存。典型的外存有軟盤、硬盤、光盤、優(yōu)盤等。3.存儲器組織16位微機系列配置2個存儲體，分別連接數(shù)據(jù)總線D7～D0和D15～D8，一次數(shù)據(jù)總線傳送16位數(shù)據(jù)。32位微機系列配置4個存儲體，分別連接數(shù)據(jù)總線D7～D0、D15～D8、D23～D16及D31～D24，一次數(shù)據(jù)總線傳送32位數(shù)。Pentium以上的微機配置8個存儲體，分別連接64位數(shù)據(jù)總線

。2023/7/2339第39頁，課件共57頁，創(chuàng)作于2023年2月§1-3微型計算機系統(tǒng)

二、存儲器4.存儲器性能指標存儲容量：指存儲器有多少，基本存儲單元為位（bit）一般以字節(jié)（Byte）或字（Word）來計算，常用的單位為KB（1024Byte），MB（1024KB），GB（1024MB）

，TB（1024GB）。存取速度：指從存儲器中讀出數(shù)據(jù)或數(shù)據(jù)寫入存儲器所需要的時間。包括CPU給出存儲器地址，存儲器的選通信號和讀/寫信號到存儲單元數(shù)據(jù)讀出或?qū)懭胍淮?，存儲器恢?fù)階段等時間的總和。2023/7/2340第40頁，課件共57頁，創(chuàng)作于2023年2月§1-3微型計算機系統(tǒng)

三、I/O接口I/O接口電路用于CPU（或存儲器）與外設(shè)之間的信息交換。由于外設(shè)種類繁多，這些設(shè)備與CPU之間的工作速度不同，信號電平不同，數(shù)據(jù)格式不同，因此要配備不同的I/O接口電路來輔助CPU工作，實現(xiàn)CPU與外設(shè)之間的速度匹配，信號電平匹配，信號格式匹配，時序控制，中斷控制等。2023/7/2341第41頁，課件共57頁，創(chuàng)作于2023年2月§1-3微型計算機系統(tǒng)

四、總線總線BUS存儲器I/O接口輸入設(shè)備I/O接口輸出設(shè)備CPU總線：計算機系統(tǒng)中，各個部件之間傳送信息的公共通路?？偩€分類：內(nèi)部總線、元件級總線、系統(tǒng)總線（板級總線）、外部總線。2023/7/2342第42頁，課件共57頁，創(chuàng)作于2023年2月§1-3微型計算機系統(tǒng)

四、總線1.總線標準的特性物理特性：指總線物理連接的方式。包括總線的根數(shù)、總線的插頭、插座是什么形狀、引腳是如何排列等。功能特性：總線中每一根線的功能是什么。電氣特性:定義每一根線上信號的傳遞方向及有效電平范圍。時間特性：定義了每一根線上的信號在什么時間有效。2023/7/2343第43頁，課件共57頁，創(chuàng)作于2023年2月2.總線分類內(nèi)部總線：是微處理器內(nèi)部各個部件之間傳送信息的通路。有單總線結(jié)構(gòu)、雙總線、三總線結(jié)構(gòu)等。其中單總線結(jié)構(gòu)有利于集成度提高及成品率提高；雙總線或三總線結(jié)構(gòu)有利于內(nèi)部數(shù)據(jù)傳送速度加快。元件級總線：連接計算機系統(tǒng)中兩個主要部件的總線。地址總線是CPU用來向存儲器或I/O端口傳送地址的，是三態(tài)單向總線。地址總線的位數(shù)決定了CPU可直接尋址的內(nèi)存容量。數(shù)據(jù)總線是CPU與存儲器及外設(shè)交換數(shù)據(jù)的通路，是三態(tài)雙向總線?？刂瓶偩€是用來傳輸控制信號的，傳送方向就具體控制信號而定。2023/7/2344第44頁，課件共57頁，創(chuàng)作于2023年2月2.總線分類系統(tǒng)總線：是微處理機箱內(nèi)的底板總線，用來連接構(gòu)成微處理機的各個插件板。在80x86系列微機系統(tǒng)中，使用的系統(tǒng)總線主要有：ISA總線（工業(yè)標準體系結(jié)構(gòu)總線）、EISA總線（擴展工業(yè)標準體系結(jié)構(gòu)總線）、VESA總線（視頻電子標準協(xié)會）、PCI總線（外設(shè)互連局部總線）。外部總線：用于微處理機系統(tǒng)與系統(tǒng)之間，系統(tǒng)與外設(shè)之間的信息通路。這種總線數(shù)據(jù)的傳送方式有并行方式和串行方式。如：RS-232總線（串行）、IEEE-488總線（并行）、USB總線（串行）。2023/7/2345第45頁，課件共57頁，創(chuàng)作于2023年2月§1-3微型計算機系統(tǒng)

四、總線DSESSSCSIP數(shù)據(jù)暫存器執(zhí)行部件控制電路指令譯碼器總線接口控制電路AXBXCXDXAHBHCHDHSIDIBPSPALBLCLDL寄存器組BIUABDBCB地址加法器指令隊列PSW標志寄存器EU運算器DSESSSCSIP數(shù)據(jù)暫存器執(zhí)行部件控制電路指令譯碼器總線接口控制電路AXBXCXDXAHBHCHDHSIDIBPSPALBLCLDL寄存器組地址AB數(shù)據(jù)總線DB控制總線CB地址加法器指令隊列運算器PSW標志寄存器2023/7/2346第46頁，課件共57頁，創(chuàng)作于2023年2月§1-3微型計算機系統(tǒng)

四、總線存儲器I/O接口輸入設(shè)備I/O接口數(shù)據(jù)總線DB控制總線CB地址總線AB輸出設(shè)備CPU2023/7/2347第47頁，課件共57頁，創(chuàng)作于2023年2月§1-3微型計算機系統(tǒng)

四、總線系統(tǒng)總線2023/7/2348第48頁，課件共57頁，創(chuàng)作于2023年2月§1-3微型計算機系統(tǒng)

四、總線2023/7/2349第49頁，課件共57頁，創(chuàng)作于2023年2月ISA插槽P