DSP基礎(chǔ)-上海交通大學(xué)課件

第二章DSP基礎(chǔ)數(shù)字信號(hào)處理系統(tǒng)設(shè)計(jì)與實(shí)踐上海交通大學(xué)電子工程系7/22/2023主要內(nèi)容?DSP硬件結(jié)構(gòu)?DSP軟件特征?DSP性能評(píng)估?小結(jié)7/22/2023

DSP硬件結(jié)構(gòu)

總線結(jié)構(gòu)

存儲(chǔ)器配置

CPU結(jié)構(gòu)

片上外設(shè)

7/22/20237/22/2023

DSP總線結(jié)構(gòu)CPU存儲(chǔ)器AB（P&D）DB（P&D）

馮諾依曼結(jié)構(gòu)

目的：Y(n)=∑X(i)×A(i)7/22/2023

DSP總線結(jié)構(gòu)(續(xù))基本哈佛結(jié)構(gòu)（第一代DSP）

程序存儲(chǔ)器CPU數(shù)據(jù)存儲(chǔ)器PABDABPBDB7/22/2023

DSP總線結(jié)構(gòu)(續(xù))

改進(jìn)哈佛結(jié)構(gòu)

CPU程序存儲(chǔ)器數(shù)據(jù)存儲(chǔ)器DBPBPABDAB程序代碼存儲(chǔ)空間與數(shù)據(jù)存儲(chǔ)空間之間還可以進(jìn)行數(shù)據(jù)交換7/22/2023

DSP片上內(nèi)存按使用功能

程序空間

數(shù)據(jù)空間存儲(chǔ)器分類

按訪問(wèn)形式

ROM

RAM

>SARAM

>DARAM7/22/2023

DSP片上內(nèi)存(續(xù))

RAM工作方式

用作高速緩存(Cache)

針對(duì)程序或數(shù)據(jù)量大的應(yīng)用

用作固定地址映射的存儲(chǔ)器

針對(duì)消耗存儲(chǔ)資源相對(duì)小的應(yīng)用7/22/2023

DSP片上內(nèi)存(續(xù))

外部擴(kuò)展存儲(chǔ)器

解決片內(nèi)存儲(chǔ)器資源不足

明顯影響DSP的性能

外部存儲(chǔ)器的速度相對(duì)較慢

一般需要插入額外的等待時(shí)鐘

外部總線一般只有一套

程序取指和數(shù)據(jù)讀寫(xiě)只能分時(shí)進(jìn)行

7/22/2023

CPU結(jié)構(gòu)

算術(shù)邏輯單元(ALU)

實(shí)現(xiàn)二進(jìn)制補(bǔ)碼運(yùn)算和布爾(Boolean)運(yùn)算

累加器

存儲(chǔ)ALU和乘加模塊的輸出

ALU的輸入

乘加模塊的輸入

桶形移位器

實(shí)現(xiàn)輸入數(shù)據(jù)的移位（數(shù)字定標(biāo)、位提取、擴(kuò)展算術(shù)和溢出保護(hù)

）

7/22/2023

CPU結(jié)構(gòu)(續(xù))

乘法器

比較選擇存儲(chǔ)單元（CSSU）

完成數(shù)據(jù)的比較及測(cè)試功能

程序地址產(chǎn)生單元

加法器

數(shù)據(jù)地址產(chǎn)生單元

特殊硬件模塊

7/22/2023

乘加(MAC)單元細(xì)節(jié)MAC*AR2+,*AR3+,AMPYADDMbusaccAaccBA

B

0DCPATDAs/us/uFRCTD=DataBusC=CoefficientBusP=ProgramBusA=AaccumulatorB=BaccumulatorT=Temporaryregisters/u= signed/unsignedFRCT= Fractionalmodebit7/22/2023

累加器+ALU通用算術(shù),如:t=s+e-rMUXUBUS

accA

accBALUABUSBBUSABMABCTABDSLD s,AADD e,ASUB r,ASTL A,t7/22/2023

CPU結(jié)構(gòu)(續(xù))

指令流水線7/22/2023

DSP片上外設(shè)主機(jī)接口（HPI）串行口（McBSP）

DMA中斷邏輯定時(shí)器，時(shí)鐘邏輯……7/22/2023

DSP軟件特征處理器指令分類復(fù)雜指令集（CISC）

精簡(jiǎn)指令集（RISC）7/22/2023復(fù)雜指令集（CISC）

特點(diǎn)簡(jiǎn)化編程一條指令可以在處理器內(nèi)部執(zhí)行一系列操作有效利用存儲(chǔ)空間指令長(zhǎng)度可變

7/22/2023復(fù)雜指令集（續(xù)）

主要技術(shù)建立豐富的指令集使用微指令建立高級(jí)指令集7/22/2023復(fù)雜指令集（續(xù)）

優(yōu)點(diǎn)比硬件實(shí)現(xiàn)控制單元經(jīng)濟(jì)程序編寫(xiě)易于實(shí)現(xiàn)易于向下兼容

簡(jiǎn)化任務(wù)程序簡(jiǎn)化編譯器7/22/2023復(fù)雜指令集（續(xù)）

缺點(diǎn)不同指令需要不同的執(zhí)行時(shí)間，有可能會(huì)降低

系統(tǒng)的整體性能為保證指令向下兼容，指令集和芯片硬件復(fù)雜部分指令利用率低條件碼作為指令的副產(chǎn)物，耗費(fèi)時(shí)間7/22/2023精簡(jiǎn)指令集（RISC）特點(diǎn)指令長(zhǎng)度相同，取指可以一次操作完成指令集簡(jiǎn)單單周期指令，便于流水操作大量使用寄存器7/22/2023精簡(jiǎn)指令集（續(xù)）兩類RISC設(shè)計(jì)思想的說(shuō)明

IEEE的邁克爾斯萊特（MichaelSlater）卡內(nèi)基梅?。–arngieMellon）大學(xué)

IBM最先開(kāi)發(fā)了RISC計(jì)算機(jī)7/22/2023精簡(jiǎn)指令集（續(xù)）

RISC設(shè)計(jì)思想主要內(nèi)容

存儲(chǔ)器訪問(wèn)一般采用加載/存儲(chǔ)指令結(jié)構(gòu)指令多為簡(jiǎn)單的單周期指令減少指令數(shù)和尋址方式以簡(jiǎn)化控制部件芯片邏輯多采用硬布線邏輯（原微程序控制邏輯）采用對(duì)稱的或統(tǒng)一的三地址指令格式常采用高速緩存（Cache）技術(shù)引入延遲轉(zhuǎn)移和加載延遲，以適合流水線工作7/22/2023精簡(jiǎn)指令集（續(xù)）優(yōu)點(diǎn)硬件更簡(jiǎn)單，從而可增加芯片的集成度速度更快。在相同的半導(dǎo)體技術(shù)和時(shí)鐘速率下，采用簡(jiǎn)化指令集可使流水工作的、超標(biāo)量體系結(jié)構(gòu)設(shè)計(jì)的RISC性能達(dá)到CISC的2-4倍。指令周期更短7/22/2023精簡(jiǎn)指令集（續(xù)）

CISC處理器轉(zhuǎn)向RISC處理器時(shí)的幾個(gè)關(guān)鍵問(wèn)題：指令重排造成的調(diào)試?yán)щy指令延遲現(xiàn)象造成的代碼質(zhì)量問(wèn)題

CISC效率較低而引起的代碼長(zhǎng)度擴(kuò)展7/22/2023

DSP指令：綜合了CISC和RISC的優(yōu)點(diǎn)大多數(shù)DSP指令是復(fù)合指令一般具有多種靈活的尋址方式指令長(zhǎng)度和指令執(zhí)行時(shí)間可以不一樣采用流水操作，指令多為單周期指令片內(nèi)存儲(chǔ)器一般為固定地址映射的存儲(chǔ)器，指令的操作時(shí)間可以嚴(yán)格預(yù)測(cè)7/22/2023

DSP指令（續(xù)）復(fù)合指令形式便于編制出高效率的匯編程序程序的可讀性差指令依賴硬件結(jié)構(gòu)，可移植性較差

DSP軟件設(shè)計(jì)一般采用任務(wù)驅(qū)動(dòng)的思路逐漸引入高級(jí)語(yǔ)言編程規(guī)范和軟件工程概念指令集多采用助記符指令形式或算術(shù)指令形式為防止和減少流水線沖突，需對(duì)指令進(jìn)行重排7/22/2023

DSP間的性能比較單位時(shí)間內(nèi)完成的指令數(shù)

比較典型操作處理能力

MIPS