計(jì)算機(jī)組成原理第六章課件

計(jì)算機(jī)組成原理第6章總線系統(tǒng)6.1總線的概念和結(jié)構(gòu)形態(tài)6.2總線接口6.3總線的仲裁、定時(shí)和數(shù)據(jù)傳送模式6.4PCI總線6.5ISA總線和Futurebus+總線計(jì)算機(jī)組成原理第6章總線系統(tǒng)6.1總線的概念和結(jié)構(gòu)形態(tài)16.1

總線的概念和結(jié)構(gòu)形態(tài)

總線是構(gòu)成計(jì)算機(jī)系統(tǒng)的互連機(jī)構(gòu)，是多個(gè)系統(tǒng)功能部件之間進(jìn)行數(shù)據(jù)傳送的公共通路單處理器系統(tǒng)的總線，大致分為三類：內(nèi)部總線：CPU內(nèi)部連接各寄存器及運(yùn)算部件之間的總線系統(tǒng)總線：CPU同計(jì)算機(jī)系統(tǒng)的其他高速功能部件，如存儲(chǔ)器、通道等互相連接的總線I/O總線：中低速I/O設(shè)備間互相連接的總線6.1

總線的概念和結(jié)構(gòu)形態(tài)總線是構(gòu)成計(jì)算機(jī)系統(tǒng)的2總線類型(層次結(jié)構(gòu))芯片總線（ChipBus）芯片級(jí)互連，大規(guī)模集成電路芯片內(nèi)部或之間連接的總線局部總線（LocalBus），微處理器的引腳信號(hào)片內(nèi)總線，大規(guī)模集成電路芯片內(nèi)部連接內(nèi)總線（InternalBus）模板級(jí)互連，主機(jī)內(nèi)部功能單元（模板）間連接的總線板級(jí)總線、母板總線，或系統(tǒng)總線系統(tǒng)總線（SystemBus）是微機(jī)系統(tǒng)的主要總線內(nèi)部總線從一條變?yōu)槎鄺l，形成多總線結(jié)構(gòu)外總線（ExternalBus）設(shè)備級(jí)互連，微機(jī)與其外設(shè)或微機(jī)之間連接的總線過(guò)去，指通信總線現(xiàn)在，常延伸為外設(shè)總線演示總線類型(層次結(jié)構(gòu))芯片總線（ChipBus）演示總線特性物理特性：物理連接方式，包括總線的根數(shù)、排列方式，總線的插頭、插座的形狀等功能特性：描述總線中每一根線的功能電氣特性：定義每一根線上信號(hào)的傳遞方向及有效電平范圍。送入CPU的信號(hào)叫輸入信號(hào)(IN)，從CPU發(fā)出的信號(hào)叫輸出信號(hào)(OUT)時(shí)間特性:定義了每根線在什么時(shí)間有效，即總線上各信號(hào)有效的時(shí)序關(guān)系為了方便各個(gè)功能部件的連接，廣泛應(yīng)用的總線都實(shí)現(xiàn)了標(biāo)準(zhǔn)化總線特性物理特性：物理連接方式，包括總線的根數(shù)、排列方式，4總線帶寬總線帶寬＝總線傳輸速率＝吞吐率單位時(shí)間傳輸?shù)臄?shù)據(jù)量每秒兆字節(jié)（MB/S）或每秒位（bps）總線帶寬＝傳輸?shù)臄?shù)據(jù)量÷需要的時(shí)間舉例5MHz的8086微處理器16÷（4×0.2×10-6）bps＝20×106bps＝2.5MB/S66MHz的Pentium，基本非流水線總線周期64÷2×66×106bps＝264MB/S66MHz的Pentium，2-1-1-1猝發(fā)讀周期32÷5×66×106B/S＝422.4MB/S總線帶寬總線帶寬＝總線傳輸速率＝吞吐率舉例5MHz的8086【例1】(1)某總線在一個(gè)總線周期中并行傳送4個(gè)字節(jié)的數(shù)據(jù)，假設(shè)一個(gè)總線周期等于一個(gè)總線時(shí)鐘周期，總線時(shí)鐘頻率為33MHz，則總線帶寬是多少?(2)如果一個(gè)總線周期中并行傳送64位數(shù)據(jù)，總線時(shí)鐘頻率升為66MHz，則總線帶寬是多少?

解：(1)設(shè)總線帶寬用Dr表示，總線時(shí)鐘周期用T=1/f表示，一個(gè)總線周期傳送的數(shù)據(jù)量用D表示，根據(jù)定義可得:Dr=D/T=D×1/T=D×f=4B×33×1000000/s=132MB/s(2)64位=8BDr=D×f=8B×66×1000000/s=528MB/s

此處：1MB＝106B【例1】(1)某總線在一個(gè)總線周期中并行傳送4個(gè)字節(jié)的數(shù)據(jù)，61.單總線結(jié)構(gòu)在單處理器的計(jì)算機(jī)中，使用一條單一的系統(tǒng)總線來(lái)連接CPU、主存和I/O設(shè)備，叫做單總線結(jié)構(gòu)。要求連接到總線上的邏輯部件必須高速運(yùn)行，以便在某些設(shè)備需要使用總線時(shí)能迅速獲得總線控制權(quán)；當(dāng)不再使用總線時(shí)，能迅速放棄總線控制權(quán)。CPU主存設(shè)備接口設(shè)備接口單總線結(jié)構(gòu)系統(tǒng)總線1.單總線結(jié)構(gòu)CPU主存設(shè)備設(shè)備單總線結(jié)72.雙總線結(jié)構(gòu)在CPU和主存之間專門設(shè)置了一組高速的存儲(chǔ)總線，使CPU可通過(guò)專用總線與存儲(chǔ)器交換信息，減輕了系統(tǒng)總線的負(fù)擔(dān)，主存仍可通過(guò)系統(tǒng)總線與外設(shè)之間實(shí)現(xiàn)DMA操作，而不必經(jīng)過(guò)CPUCPU主存設(shè)備適配器設(shè)備適配器雙總線結(jié)構(gòu)存儲(chǔ)總線系統(tǒng)總線2.雙總線結(jié)構(gòu)CPU主存設(shè)備設(shè)備雙總線結(jié)構(gòu)存儲(chǔ)總線系統(tǒng)總線83.三總線結(jié)構(gòu)CPU主存設(shè)備適配器設(shè)備適配器IOPI/O總線三總線結(jié)構(gòu)系統(tǒng)總線存儲(chǔ)總線3.三總線結(jié)構(gòu)CPU主存設(shè)備設(shè)備IOPI/O總線三總線9早期總線的內(nèi)部結(jié)構(gòu) ----處理器芯片引腳的延伸CPU存儲(chǔ)器模塊輸入設(shè)備接口輸出設(shè)備接口數(shù)據(jù)線地址線控制線早期總線的內(nèi)部結(jié)構(gòu)CPU存儲(chǔ)器輸入設(shè)備接口輸出設(shè)備接口數(shù)據(jù)線10CPU-CACHE模塊存儲(chǔ)器模塊I/O接口總線控制器數(shù)據(jù)傳送總線（數(shù)據(jù)線、地址線、控制線）仲裁總線（BR、BG）中斷和同步總線公用線（時(shí)鐘信號(hào)、電源/地線、…）當(dāng)代流行的總線內(nèi)部結(jié)構(gòu)CPU-CACHE存儲(chǔ)器I/O總線數(shù)據(jù)傳送總線（數(shù)據(jù)線、地址11計(jì)算機(jī)組成原理第六章ppt課件12PC機(jī)總線的發(fā)展16位PC機(jī)：?jiǎn)慰偩€結(jié)構(gòu)IBMPC機(jī)和IBMPC/XT機(jī)的IBMPC總線IBMPC/XT機(jī)的IBMAT總線，即ISA總線早期32位PC機(jī)與MCA總線競(jìng)爭(zhēng)的EISA總線（擴(kuò)展ISA總線）32位局部總線VESA當(dāng)前32位PC機(jī)：多總線結(jié)構(gòu)存儲(chǔ)總線系統(tǒng)總線：外設(shè)部件互連PCI顯示總線：圖形加速接口AGP外設(shè)接口：鍵盤接口、鼠標(biāo)接口、并行打印機(jī)接口、串行通信接口，通用串行接口USB，IEEE1394接口PC機(jī)總線的發(fā)展16位PC機(jī)：?jiǎn)慰偩€結(jié)構(gòu)6.2

總線接口

1.串行傳送只有一條傳輸線，每次一位，按順序來(lái)傳送表示一個(gè)數(shù)碼的所有二進(jìn)制位(bit)2.并行傳送每個(gè)數(shù)據(jù)位都需要單獨(dú)一條傳輸線。二進(jìn)制數(shù)“0”或“1”在不同的線上同時(shí)進(jìn)行傳送演示演示6.2

總線接口1.串行傳送演示演示14串行通信串行通信：將數(shù)據(jù)分解成二進(jìn)制位用一條信號(hào)線，一位一位順序傳送的方式串行通信的優(yōu)勢(shì)：用于通信的線路少，因而在遠(yuǎn)距離通信時(shí)可以極大地降低成本通信協(xié)議（通信規(guī)程）：收發(fā)雙方共同遵守 解決傳送速率、信息格式、位同步、字符同步、數(shù)據(jù)校驗(yàn)等問(wèn)題串行通信適合于遠(yuǎn)距離數(shù)據(jù)傳送，也常用于速度要求不高的近距離數(shù)據(jù)傳送PC系列機(jī)上有兩個(gè)串行異步通信接口、鍵盤、鼠標(biāo)器與主機(jī)間采用串行數(shù)據(jù)傳送串行通信串行通信：將數(shù)據(jù)分解成二進(jìn)制位用一條信號(hào)線，一位一位通信方式串行異步通信：以字符為單位進(jìn)行傳輸串行同步通信：以一個(gè)數(shù)據(jù)塊（幀）為傳輸單位，每個(gè)數(shù)據(jù)塊附加1個(gè)或2個(gè)同步字符，最后以校驗(yàn)字符結(jié)束傳輸制式全雙工：雙根傳輸線，能夠同時(shí)發(fā)送和接收半雙工：?jiǎn)胃鶄鬏斁€，不能同時(shí)發(fā)送和接收單工：?jiǎn)胃鶄鬏斁€只用作發(fā)送或只用作接收調(diào)制解調(diào)器Modem：通信線路信號(hào)與計(jì)算機(jī)數(shù)字信號(hào)相互轉(zhuǎn)換的設(shè)備演示通信方式串行異步通信：以字符為單位進(jìn)行傳輸演示起始位——每個(gè)字符開始傳送的標(biāo)志，起始位采用邏輯0電平數(shù)據(jù)位——數(shù)據(jù)位緊跟著起始位傳送。由5～8個(gè)二進(jìn)制位組成，低位先傳送校驗(yàn)位——用于校驗(yàn)是否傳送正確；可選擇奇檢驗(yàn)、偶校驗(yàn)或不傳送校驗(yàn)位停止位——表示該字符傳送結(jié)束。停止位采用邏輯1電平，可選擇1、1.5或2位起止式異步通信字符格式起始位校驗(yàn)位停止位空閑位數(shù)據(jù)位低位高位字符0/10/10/10/110111…空閑位——傳送字符之間的邏輯1電平，表示沒(méi)有進(jìn)行傳送起始位——每個(gè)字符開始傳送的標(biāo)志，起始位采用邏輯0電平數(shù)據(jù)位數(shù)據(jù)傳輸速率數(shù)據(jù)傳輸速率＝比特率（BitRate）每秒傳輸?shù)亩M(jìn)制位數(shù)bps字符中每個(gè)二進(jìn)制位持續(xù)的時(shí)間長(zhǎng)度都一樣，為數(shù)據(jù)傳輸速率的倒數(shù)進(jìn)行二進(jìn)制數(shù)碼傳輸，每位時(shí)間長(zhǎng)度相等： 比特率＝波特率（BaudRate）過(guò)去，限制在50bps到9600bps之間現(xiàn)在，可以達(dá)到115200bps或更高數(shù)據(jù)傳輸速率數(shù)據(jù)傳輸速率＝比特率（BitRate）【例2】利用串行方式傳送字符，每秒鐘傳送的數(shù)據(jù)位數(shù)常稱為波特。假設(shè)數(shù)據(jù)傳送速率是120個(gè)字符/秒，每一個(gè)字符格式規(guī)定包含10個(gè)數(shù)據(jù)位(起始位、停止位、8個(gè)數(shù)據(jù)位)，問(wèn)傳送的波特?cái)?shù)是多少？每個(gè)數(shù)據(jù)位占用的時(shí)間是多少？【解】：波特?cái)?shù)為：10位×120/秒=1200波特

每個(gè)數(shù)據(jù)位占用的時(shí)間Td是波特?cái)?shù)的倒數(shù)：Td=1/1200=0.833×0.001s=0.833ms發(fā)送8位數(shù)據(jù)：59H＝01011001B，偶校驗(yàn)、兩個(gè)停止位【例2】利用串行方式傳送字符，每秒鐘傳送的數(shù)據(jù)位數(shù)常稱為波6.3.1總線的仲裁主設(shè)備(Master)：控制總線完成數(shù)據(jù)傳輸從設(shè)備(Slave)：被動(dòng)實(shí)現(xiàn)數(shù)據(jù)交換總線仲裁：決定當(dāng)前控制總線的主設(shè)備集中仲裁：中央仲裁器負(fù)責(zé)分布仲裁：比較各個(gè)主設(shè)備仲裁號(hào)決定某一時(shí)刻，只能有一個(gè)主設(shè)備控制總線，其它設(shè)備此時(shí)可以作為從設(shè)備某一時(shí)刻，只能有一個(gè)設(shè)備向總線發(fā)送數(shù)據(jù)，但可以有多個(gè)設(shè)備從總線接收數(shù)據(jù)6.3.1總線的仲裁主設(shè)備(Master)：控制總線完成數(shù)集中仲裁：鏈?zhǔn)讲樵兎绞娇偩€控制部件I/O接口0…BSBRI/O接口1I/O接口n…BG數(shù)據(jù)線地址線BS

-總線忙BR-總線請(qǐng)求BG-總線同意I/O接口1集中仲裁：鏈?zhǔn)讲樵兎绞娇侷/O接口0…BSBRI/O接口1I210BS

-總線忙BR-總線請(qǐng)求總線控制部件數(shù)據(jù)線地址線I/O接口0…BSBRI/O接口1I/O接口n設(shè)備地址集中仲裁：計(jì)數(shù)器定時(shí)查詢方式I/O接口1計(jì)數(shù)器設(shè)備地址10總數(shù)據(jù)線地址線I/O接口0…BSBRI/O接口1I/O接22排隊(duì)器排隊(duì)器集中仲裁：獨(dú)立請(qǐng)求方式總線控制部件數(shù)據(jù)線地址線I/O接口0I/O接口1I/O接口n…BR0BG0BR1BG1BRnBGnBG-總線同意BR-總線請(qǐng)求排隊(duì)器排隊(duì)器集中仲裁：獨(dú)立請(qǐng)求方式總數(shù)據(jù)線地址線I/O接口023分布式仲裁中央處理器設(shè)備接口0設(shè)備接口1設(shè)備接口N312分布式仲裁中央設(shè)備接口設(shè)備接口設(shè)備接口312246.3.2總線的定時(shí)（時(shí)序協(xié)議）同步定時(shí)（時(shí)序）總線操作的各個(gè)過(guò)程由共用的總線時(shí)鐘信號(hào)控制適合速度相當(dāng)?shù)钠骷ミB總線，否則需要準(zhǔn)備好信號(hào)讓快速器件等待慢速器件微處理器控制的總線時(shí)序采用同步時(shí)序異步定時(shí)（時(shí)序）總線操作需要握手聯(lián)絡(luò)（應(yīng)答）信號(hào)控制數(shù)據(jù)傳輸?shù)拈_始伴隨有啟動(dòng)（選通或讀寫）信號(hào)數(shù)據(jù)傳輸?shù)慕Y(jié)束有一個(gè)確認(rèn)信號(hào)，進(jìn)行應(yīng)答6.3.2總線的定時(shí)（時(shí)序協(xié)議）同步定時(shí)（時(shí)序）同步時(shí)序協(xié)議同步時(shí)序協(xié)議同步式數(shù)據(jù)輸入T1總線傳輸周期T2T3T4

時(shí)鐘

地址

讀命令數(shù)據(jù)同步式數(shù)據(jù)輸入T1總線傳輸周期T2T3T4時(shí)鐘地址讀27同步式數(shù)據(jù)輸出T1總線傳輸周期T2T3T4

時(shí)鐘

地址

寫命令數(shù)據(jù)同步式數(shù)據(jù)輸出T1總線傳輸周期T2T3T4時(shí)鐘地址寫28異步時(shí)序異步時(shí)序不互鎖半互鎖全互鎖異步時(shí)序的互鎖關(guān)系主設(shè)備從設(shè)備請(qǐng)求回答不互鎖半互鎖全互鎖異步時(shí)序的互鎖關(guān)系主設(shè)備從設(shè)備請(qǐng)回30打印機(jī)時(shí)序典型的異步時(shí)序DATA0～DATA7（8位并行數(shù)據(jù)）信號(hào)主機(jī)輸出打印數(shù)據(jù)和命令STROBE*（選通）信號(hào)輸出低有效，才能使打印機(jī)接收數(shù)據(jù)ACK*（響應(yīng)）信號(hào)打印機(jī)接收數(shù)據(jù)結(jié)束回送負(fù)脈沖響應(yīng)信號(hào)BUSY（忙狀態(tài)）信號(hào)打印機(jī)忙于處理接收到的數(shù)據(jù)，不能接收新的數(shù)據(jù)時(shí)序圖打印機(jī)時(shí)序典型的異步時(shí)序時(shí)序圖計(jì)算機(jī)組成原理第六章ppt課件6.3.3總線數(shù)據(jù)傳送模式讀數(shù)據(jù)傳送：數(shù)據(jù)由從設(shè)備到主設(shè)備寫數(shù)據(jù)傳送：數(shù)據(jù)由主設(shè)備到從設(shè)備猝發(fā)傳送（數(shù)據(jù)塊傳送）給出起始地址，將固定塊長(zhǎng)的數(shù)據(jù)一個(gè)接一個(gè)地從相鄰地址讀出或?qū)懭雽懞笞x（Read-After-Write）先寫后讀同一個(gè)地址單元，適用于校驗(yàn)讀修改寫（Read-Modify-Write）先讀后寫同一個(gè)地址單元，適用于共享數(shù)據(jù)保護(hù)廣播（Broadcast）一個(gè)主設(shè)備對(duì)多個(gè)從設(shè)備的寫入操作6.3.3總線數(shù)據(jù)傳送模式讀數(shù)據(jù)傳送：數(shù)據(jù)由從設(shè)備到主設(shè)備Pentium的總線周期基本非流水線總線周期由2個(gè)時(shí)鐘周期T1和T2組成T1周期：發(fā)出地址信號(hào)、控制信號(hào)等T2周期：進(jìn)行數(shù)據(jù)傳送猝發(fā)傳送總線周期從連續(xù)的存儲(chǔ)單元中獲取數(shù)據(jù)在T1周期提供首個(gè)單元的地址接著4個(gè)T2周期讀取4個(gè)64位數(shù)據(jù)2-1-1-1猝發(fā)傳送：5個(gè)時(shí)鐘32字節(jié)數(shù)據(jù)傳輸時(shí)序圖Pentium的總線周期基本非流水線總線周期時(shí)序圖計(jì)算機(jī)組成原理第六章ppt課件6.4PCI總線Intel公司提出，PCI聯(lián)盟SIG支持與處理器無(wú)關(guān)集中式總線仲裁、支持多處理器系統(tǒng)通過(guò)橋電路兼容ISA/EISA總線具有即插即用的自動(dòng)配置能力等共94個(gè)引腳PCI1.0版：32位數(shù)據(jù)總線、33MHz時(shí)鐘頻率PCI2.0版：64位數(shù)據(jù)總線、33MHz時(shí)鐘頻率PCI2.1版：64位數(shù)據(jù)總線、66MHz時(shí)鐘頻率6.4PCI總線Intel公司提出，PCI聯(lián)盟SIG支持PCI總線結(jié)構(gòu)PCI總線結(jié)構(gòu)PCI總線信號(hào)地址和數(shù)據(jù)引腳AD[31::0]，AD[63::32]：64位地址和數(shù)據(jù)復(fù)用信號(hào)C/BE[3::0]#，C/BE[7::4]#：命令和字節(jié)有效復(fù)用信號(hào)PAR，PAR64：奇偶校驗(yàn)信號(hào)接口控制引腳FRAME#：幀信號(hào)，表示總線周期開始IRDY#：初始方就緒信號(hào)TRDY#：目標(biāo)方就緒信號(hào)STOP#：停止信號(hào)DEVSEL#：設(shè)備選擇信號(hào)IDSEL#：初始化設(shè)備選擇信號(hào)LOCK#：封鎖信號(hào)示意圖PCI總線信號(hào)地址和數(shù)據(jù)引腳示意圖計(jì)算機(jī)組成原理第六章ppt課件PCI總線周期I/O讀寫周期主設(shè)備與I/O設(shè)備交換數(shù)據(jù)，不支持猝發(fā)傳送存儲(chǔ)器讀、存儲(chǔ)器行讀、存儲(chǔ)器多重讀周期猝發(fā)讀取不同的數(shù)據(jù)量存儲(chǔ)器寫周期：猝發(fā)寫入數(shù)據(jù)存儲(chǔ)器寫和無(wú)效周期保證寫入，同時(shí)廣播“無(wú)效”信息中斷響應(yīng)周期：響應(yīng)I/O設(shè)備中斷特殊周期：主設(shè)備廣播信息到多個(gè)目標(biāo)設(shè)備雙地址總線周期：傳輸64位地址配置讀和寫周期實(shí)現(xiàn)對(duì)PCI總線設(shè)備的配置信息進(jìn)行讀寫，實(shí)現(xiàn)自動(dòng)配置PCI總線周期I/O讀寫周期同步時(shí)序協(xié)議，數(shù)據(jù)傳輸需要兩個(gè)階段第一個(gè)階段（一個(gè)時(shí)鐘）：提供地址第二個(gè)階段（最少一個(gè)時(shí)鐘）：交換數(shù)據(jù)非猝發(fā)傳送需要2個(gè)時(shí)鐘周期支持無(wú)限猝發(fā)傳送，第一個(gè)時(shí)鐘提供地址，后續(xù)時(shí)鐘交換數(shù)據(jù)，也就是2-1-1-1……最大總線帶寬每個(gè)時(shí)鐘傳送64位數(shù)據(jù)，時(shí)鐘頻率66MHz8×66MB/S＝528MB/SPCI總線時(shí)序示意圖同步時(shí)序協(xié)議，數(shù)據(jù)傳輸需要兩個(gè)階段PCI總線時(shí)序示意圖計(jì)算機(jī)組成原理第六章ppt課件6.5ISA總線16位系統(tǒng)總線，用于IBMPC/AT及其兼容機(jī)由前62引腳（A和B面）和后36引腳（C和D接面）兩個(gè)插槽組成：IBMPC機(jī)和IBMPC/XT機(jī)的IBMPC總線前62個(gè)信號(hào)，其中8位數(shù)據(jù)總線、20位地址總線時(shí)鐘頻率4.77MHz，最快4個(gè)時(shí)鐘周期傳送8位數(shù)據(jù)IBMAT機(jī)增加部分后36個(gè)信號(hào)，16位數(shù)據(jù)引腳和24位地址引腳8MHz總線頻率，2個(gè)時(shí)鐘周期傳送16位數(shù)據(jù)6.5ISA總線16位系統(tǒng)總線，用于IBMPC/AT及其SCSI總線(SmallComputerSystemInterface)

SCSI＝小型計(jì)算機(jī)系統(tǒng)接口高速、智能、并行總線接口使用50芯電纜，由8條數(shù)據(jù)線、一條奇偶校驗(yàn)線、9條控制線等組成以菊花鏈形式最多可連接8臺(tái)設(shè)備采用分布式總線仲裁策略，每個(gè)SCSI設(shè)備有唯一設(shè)備號(hào)ID0—7SCSI-2擴(kuò)充了SCSI的命令集，采用68芯電纜，提高了數(shù)據(jù)傳輸率SCSI-3標(biāo)準(zhǔn)允許總線上連接的設(shè)備由8個(gè)提高到16個(gè)，可支持16位數(shù)據(jù)傳輸SCSI總線(SmallComputerSystemIIEEE1394總線高速串行總線標(biāo)準(zhǔn)接口，適合視頻等家電消費(fèi)類設(shè)備的連接，俗稱火線FireWire具有數(shù)據(jù)傳送的高速性數(shù)據(jù)傳輸率：100Mb/s、200Mb/s、400Mb/s具有數(shù)據(jù)傳送的實(shí)時(shí)性保證多媒體數(shù)據(jù)（圖像和聲音）傳送的連續(xù)體積小易安裝，連接方便使用6芯電纜支持熱插入（帶電插拔）IEEE1394總線高速串行總線標(biāo)準(zhǔn)接口，適合視頻等家電消Futurebus總線Futurebus是一個(gè)高性能的異步總線標(biāo)準(zhǔn)。其技術(shù)要求是：（1）一個(gè)與結(jié)構(gòu)、處理器、技術(shù)無(wú)關(guān)的開發(fā)標(biāo)準(zhǔn)。（2）基本上是一個(gè)異步數(shù)據(jù)定時(shí)協(xié)議。（3）允許采用可選的同步式協(xié)議，用來(lái)實(shí)現(xiàn)高速的塊數(shù)據(jù)傳送。（4）支持32位或64位尋址，數(shù)據(jù)線的長(zhǎng)度動(dòng)態(tài)可變（32位、64位、128位、256位），以滿足不同帶寬的要求。（5）全分步式的并行仲裁協(xié)議及集中式仲裁協(xié)議，并支持線路交換式和分離業(yè)務(wù)協(xié)議。（6）提供對(duì)容錯(cuò)和高可靠性系統(tǒng)的支持。（7）提供對(duì)cache共享存儲(chǔ)器的支持。（8）提供一個(gè)兼容的消息傳遞定義。Futurebus總線Futurebus是一個(gè)高性能的異步46USB總線USB通用串行總線是一種通用萬(wàn)能插口，可以將下列的任一部件插入U(xiǎn)SB端口：顯示器、鍵盤、鼠標(biāo)、調(diào)制解調(diào)器、游戲桿、掃描儀、打印機(jī)、視頻相機(jī)等。還可以將一些USB外設(shè)進(jìn)行串接，即一大串設(shè)備共用PC機(jī)一個(gè)端口。USB總線可提供電源，但如將多個(gè)耗電量大的外設(shè)串接起來(lái)有可能使總線過(guò)載，此時(shí)可使用一個(gè)自供電的集線器來(lái)補(bǔ)充功耗。另外USB外設(shè)可以熱插拔。根據(jù)設(shè)備對(duì)系統(tǒng)資源需求的不同，在USB標(biāo)準(zhǔn)中規(guī)定了4種不同的數(shù)據(jù)傳輸方式：1.等時(shí)傳輸方式2.中斷傳輸方式3.控制傳輸方式4.批處理方式USB總線USB通用串行總線是一種通用萬(wàn)能插口，可以將下列47第6章習(xí)題1、用異步通信方式傳