概論SPICE軟件課件

1.概論1-1集成電路基本概念

一、什么是集成電路二、集成電路的分類

三、集成電路的發(fā)明和發(fā)展四、中國集成電路產業(yè)發(fā)展1-2專用集成電路研制過程一、基本研制過程二、VLSI設計流程三、EDA工具1.概論1-1集成電路基本概念00:52什么是集成電路

半導體集成電路是用半導體工藝技術將電子電路的元件（電阻、電容、電感等）和器件（晶體管、傳感器等）在同一半導體材料上“不可分割地”制造完成，并互連在一起，形成完整的有獨立功能的電路和系統(tǒng)。什么是集成電路半導體集成電路是用半導體工藝技術將電子00:52集成電路的分類1.按電路功能分類(1)數字集成電路(2)模擬集成電路(3)混合信號集成電路2.按電路結構分類

(1)半導體集成電路，又稱單片集成電路（MonolithicIC）

(2)混合集成電路(HIC：HybricIntegratedCircuit）薄膜IC、厚膜IC

多芯片組件(MCM：Multi－ChipModule)3.按有源器件結構和工藝分類

(1)雙極型集成電路(2)MOS集成電路(3)BiCMOS集成電路集成電路的分類1.按電路功能分類00:52集成電路的分類4.按電路的規(guī)模分類5.按應用領域分類：(1)通用集成電路(2)專用集成電路（ASIC：Application-SpecificIC

）集成電路的分類4.按電路的規(guī)模分類00:52集成電路的發(fā)明和發(fā)展——發(fā)展歷程1947年12月23日，Bell實驗室，W.Shockley、J.Bardeen和W.Brattain發(fā)明了點接觸三極管W.Shockley等三人于1956年獲得諾貝爾獎

集成電路的發(fā)明和發(fā)展——發(fā)展歷程1947年12月2300:52J.S.Kilby于2000年獲得諾貝爾獎

同一年稍后，美國仙童公司研制出適用于工業(yè)化生產的集成電路。目前IC基本工藝尚未發(fā)生根本變化。集成電路的發(fā)明和發(fā)展——發(fā)展歷程1958年美國德克薩斯儀器（TI）公司的

J.S.Kilby研制出第一塊IC

J.S.Kilby于2000年獲得諾貝爾獎同一年稍后，00:52集成電路的發(fā)明和發(fā)展——發(fā)展歷程1um0.5um

0.25um0.18um90nm65nm45nmIntelPentiumDProcessor2005IntelCore2DuoProcessor20062.91億Core2至尊四核處理器QX96502007集成電路的發(fā)明和發(fā)展——發(fā)展歷程1um0.5um0.00:52集成電路的發(fā)明和發(fā)展——Moore定律集成電路的發(fā)明和發(fā)展——Moore定律00:52集成電路的發(fā)明和發(fā)展——Moore定律集成電路的發(fā)明和發(fā)展——Moore定律00:52每隔3年，特征尺寸縮小30%，集成度(每個芯片上集成的晶體管和元件的數目)提高4倍。每隔4年，“單個晶體管價格”縮小10倍。專用集成電路（ASIC）和存儲器每1～2年其集成度和性能均翻番。集成電路的發(fā)明和發(fā)展——Moore定律每隔3年，特征尺寸縮小30%，集成電路的發(fā)明和發(fā)展——Moo00:52IC產業(yè)是“吞金”工程。IC產業(yè)是“金蛋”工程?！巴ㄓ谩盜C產業(yè)已形成“壟斷”趨勢，進入的“門檻”很高?！皩Ｓ谩盜C“發(fā)展迅速”，并已形成產業(yè)專門化分工。出現了一批Fabless公司，即專門進行集成電路設計的公司（DesignHouse），將設計結果交由IC制造廠加工。出現了一批Chipless公司，利用IC制造廠的工藝數據，設計具有自主知識產權的IC宏單元，(稱為IP核)，不生產集成電路產品。集成電路設計需要微電子、電路系統(tǒng)等多專業(yè)設計人員共同完成，各自發(fā)揮不同的技術專長作用。ASIC主流產品為“數字集成電路”，但是技術難點是“模擬集成電路”，特別是“微波集成電路”設計集成電路的發(fā)明和發(fā)展——其他特點IC產業(yè)是“吞金”工程。集成電路的發(fā)明和發(fā)展——其他特點00:52中國集成電路產業(yè)發(fā)展——設計業(yè)1965年研制出第一塊半導體集成電路。經過“七五、八五、九五”等五年規(guī)劃建設，先后經歷了自主創(chuàng)業(yè)、引進提高和重點建設階段。2005年，中星微電子在納斯達克上市，成為第一家在美國上市的中國IC設計公司，其后，上海展迅、珠海炬力等也成功在美國上市。近年來，大陸IC設計產業(yè)發(fā)展較快，銷售收入由2002年的21.6億元增長到2006年的186億元，規(guī)模增加了近8倍，年均復合增長率超過70%。從產業(yè)結構方面來看，大陸IC設計產業(yè)在IC產業(yè)中所占比重由2002年的8%提高到2006年18%。設計能力：0.35um～0.09um中國集成電路產業(yè)發(fā)展——設計業(yè)1965年研制出第一塊半導體集00:522006-2008年中國十大IC設計企業(yè)排名(億元人民幣)

2006年2007年2008年排名公司名銷售額公司名銷售額公司名銷售額1珠海炬力13.5中國華大14.61深圳海思30.942中國華大12深圳海思12.9中國華大14.433中星微10.1展訊11.06大唐微8.364大唐微9.2大唐微10.79士蘭微8.125海思9珠海炬力8.78珠海炬力6.786華潤矽科8.4華潤矽科8.5華潤矽科6.247士蘭微8.2士蘭微8.2中星微6.228上海華虹6.6中星微7.06上海華虹6.149清華同方5.6上海華虹6.83清華同方3.9710展訊3.3清華同方4.57日電電子2.82

合計85.9合計93.3合計94.022006-2008年中國十大IC設計企業(yè)排名(億元人民幣)00:5220世紀80年代后期～90年代初期，以上海貝嶺和上海先進等為代表——探索期20世紀90年代中后期，由中央和上海共同組建了上海華虹集團公司，實施國家重點工程－“909”工程。上海華虹NEC電子有限公司成功建成了我國首條8英寸0.35微米工藝的芯片生產線。2000年，國務院頒布18號文件《鼓勵軟件產業(yè)和集成電路產業(yè)發(fā)展的若干政策》，有效地引進了國際資本和技術；中芯國際、宏力半導體、臺積電等建立獨資、合資的芯片制造企業(yè)。2007年3月，英特爾宣布在大連投資25億美元建立一個生產12英寸的90nm晶圓工廠，2009年6月，英特爾宣布大連芯片廠將以65nm制造工藝代替90納米制造工藝。中國集成電路產業(yè)發(fā)展——Foundry業(yè)20世紀80年代后期～90年代初期，以上海貝嶺和上海先00:52概論SPICE軟件課件00:52概論SPICE軟件課件00:52我國IC封裝業(yè)一直是IC產業(yè)鏈中的第一支柱產業(yè)。2007年國內集成電路封裝測試業(yè)共實現銷售收入627.7億元，同比增長26.4%。目前國內封裝企業(yè)如長電科技、南通富士通、天水華天、華潤安盛公司近年來封測規(guī)模正在迎頭趕上，產品檔次也由低端向中高端發(fā)展。中國集成電路產業(yè)發(fā)展——封裝業(yè)我國IC封裝業(yè)一直是IC產業(yè)鏈中的第一支柱產業(yè)。中國集成電路00:52ASIC研制過程ASIC研制過程00:52ASIC研制過程ASIC研制過程00:52ASIC研制過程ASIC研制過程00:52ASIC研制包括5個階段：

(1)電路系統(tǒng)設計

(2)版圖設計

(3)集成電路芯片加工制造

(4)集成電路封裝

(5)成品測試和分析ASIC研制的基本過程ASIC研制包括5個階段：ASIC研制的基本過程00:52立方運算放大器電路圖立方運算放大器電路圖00:52立方運算放大器版圖立方運算放大器版圖00:52Top-DownDesignFlow系統(tǒng)說明建立系統(tǒng)級模型、仿真設計輸入邏輯綜合系統(tǒng)劃分前仿真布局布線版圖參數提取后仿真數據輸出GDSSystemLevelLogicalLevelPhysicalLevel提出系統(tǒng)的總體指標，包括關鍵功能、子系統(tǒng)劃分、各子系統(tǒng)功能特點以及重要的端口特性、功率消耗、封裝要求以及主要的接口要求；

VLSI設計流程Top-DownDesignFlow系統(tǒng)說明建立系統(tǒng)級模00:52功能：完成器件的功能描述常用工具：對自頂而下的（Top-Down）設計方法，往往首先使用VHDL或是VerilogHDL來完成器件的功能描述，代表性的語言輸入工具有Summit公司的VisualHDL和Mentor公司的Renior等。

對自下而上的設計，一般從晶體管或基本門的圖形輸入開始，代表性工具有Cadence公司的Composer和Viewlogic公司的Viewdraw等。EDA工具——設計輸入功能：完成器件的功能描述EDA工具——設計輸入00:52功能：采用HDL和邏輯綜合工具產生網表，說明各邏輯單元的連接關系?；诓煌膸欤壿嬀C合工具可以將設計思想轉化成對應一定工藝手段的門級電路；將初級仿真中所沒有考慮的門沿（gatesdelay）反標到生成的門級網表中,返回電路仿真階段進行再仿真。最終仿真結果生成的網表稱為物理網表。常用工具

Synopsys公司的DesignCompilerCadence公司的BuiltgatesEnvisiaAmbit

EDA工具——邏輯綜合功能：采用HDL和邏輯綜合工具產生網表，說明各邏輯單元的連接00:52數字電路仿真軟件對于VerilogHDL網表仿真，Cadence公司的Verilog-XL是基于UNIX工作站最負盛名的仿真工具；而近年隨PC工作站的出現，Viewlogic的VCS和Mentor公司的Modelsim因其易用性而迅速崛起并成為基于廉價PC工作站的數字仿真工具的后起之秀；對于VHDL網表仿真，Cadence提供Leafrog；Synopsys公司有VSS，而Mentor公司基于PC的Modelsim則愈來愈受到新手們的歡迎。模擬電路仿真軟件

PSPICE最早產生于Berkley大學，經歷數十年的發(fā)展，隨晶體管線寬的不斷縮小，PSPICE也引入了更多的參數和更復雜的晶體管模型，使的他在亞微米和深亞微米工藝的今天依舊是模擬電路仿真的主要工具。HSPICE因其在亞微米和深亞微米工藝中的出色表現而在近年得到了廣泛的應用。Cadence的Spectre也是模擬仿真軟件，但應用遠不及PSPICE和HSPICE廣泛。

EDA工具——電路仿真數字電路仿真軟件EDA工具——電路仿真00:52Berkley:

SPICE(SimulationProgramwithIntegratedCircuitEmphasis)1972首次推出SPICE1975SPICE實用版(博士論文),免費推廣使用。

1982發(fā)展為電路模擬的“標準”軟件。MicroSim:

1983用于PC機的PSpice1(對應SPICE2G5版本)OrCAD:

1998MicroSim并入OrCAD，推出OrCAD/PSpice8Cadence：2000OrCAD并入Cadence，推出PSpice9.22003OrCAD/PSpice10

增加“AdvancedAnalysis”高級分析功能。

2005與Matlab軟件結合，進行系統(tǒng)行為級仿真。Hspice：用于工作站和PC機兩種版本。EDA工具——SPICE的發(fā)展Berkley:SPICEEDA工具——SPICE的發(fā)展00:52布局：決定模塊中單元的位置布線：單元與模塊之間連線版圖輸入工具：Cadence的Virtuoso布局、布線工具：

Cadence的DesignFramework、SiliconEnsemble，EnvisiaPlace&RouteDSM是常用的基于UNIX工作站的全定制設計的布局布線軟件

CadenceSOC_Encounter

EDA工具——版圖繪制和自動布局布線布局：決定模塊中單元的位置EDA工具——版圖繪制和自動布局布00:52物理驗證：

DRC（DesignRuleCheck

）：確保版圖滿足特定工藝的設計規(guī)則

ERC（ElectricalRuleCheck

）：檢查power，ground的short，floatingdevice，floatingnet等制定的電氣特性

LVS（Layoutvs.Schematic）：將layout與schematic最比較，檢查電路的連接，MOS的length和width值是否匹配寄生參數提取LPE（LayoutParameterExtraction

）：確定互連的電阻和電容

ASIC設計中最有名、功能最強大的是Cadence的Dracula，Assura，可以一次完成版圖從DRC、LVS到LPE的工序；Diva作為其相對較弱的軟件多提供給教學用途；AVANTI的Star-RC也是用于物理驗證的強力工具，而Hercules則是其LVS的排頭兵。

EDA工具——物理驗證和版圖參數提取物理驗證：EDA工具——物理驗證和版圖參數提取00:52SMIC-Ca