Cadence DDR總線仿真技術(shù)

CadenceAllegroBusSimulation總線仿真——源同步分析孫海峰隨著電子設(shè)計(jì)的快速進(jìn)步，總線速度的提高在PCB上的實(shí)現(xiàn)越來(lái)越難，這樣就催生了新的不受時(shí)鐘制約的時(shí)序系統(tǒng)，即源同步時(shí)序系統(tǒng)。源同步時(shí)序系統(tǒng)最大的優(yōu)點(diǎn)，就是大大提升了總線的速度，在理論上信號(hào)的傳送可以不受傳輸延遲的影響。源同步系統(tǒng)的基本結(jié)構(gòu)如下圖所示：選通信號(hào)?（源同步時(shí)鐘）圖1：源同步結(jié)構(gòu)示意圖D選通信號(hào)?（源同步時(shí)鐘）圖1：源同步結(jié)構(gòu)示意圖D■>Q廠>Q飛行時(shí)間恨持完全一致圖1是一個(gè)基本的源同步時(shí)鐘系統(tǒng)的結(jié)構(gòu)示意圖?？梢钥吹?，驅(qū)動(dòng)芯片在發(fā)送數(shù)據(jù)信號(hào)的同時(shí)也產(chǎn)生了選通信號(hào)（Strobe）,而接收端的觸發(fā)器由該選通信號(hào)脈沖控制數(shù)據(jù)的讀取，因此，這個(gè)選通信號(hào)也可以稱(chēng)為源同步時(shí)鐘信號(hào)。源同步時(shí)鐘系統(tǒng)中，數(shù)據(jù)和源同步時(shí)鐘信號(hào)是同步傳輸?shù)模ＷC這兩個(gè)信號(hào)的飛行時(shí)間完全一致，這樣只要在發(fā)送端的時(shí)序是正確的，那么在接收端也能得到完全正確的時(shí)序。整個(gè)系統(tǒng)在時(shí)序上的穩(wěn)定性完全體現(xiàn)在數(shù)據(jù)和選通信號(hào)的匹

配程度上，包括傳輸延遲的匹配，器件性能的匹配等等，只要兩者完全匹配，那么我們就可以保證系統(tǒng)時(shí)序的絕對(duì)正確，。然而，在實(shí)際的PCB設(shè)計(jì)中，我們往往不可能觀察到總線與選通信號(hào)的匹配程度，我們就需要借助新的設(shè)計(jì)仿真軟件，來(lái)實(shí)現(xiàn)這個(gè)功能，就此Cadence順應(yīng)電子設(shè)計(jì)的大潮流，推出了DDR總線仿真工具BusSimulation用以進(jìn)行源同步分析仿真。那么Cadenee軟件是如何來(lái)實(shí)現(xiàn)PCB的源同步時(shí)序分析的呢，接下來(lái)，我將詳細(xì)闡述這個(gè)過(guò)程。1、進(jìn)入CadeneeAllegroSI仿真界面，如下圖所示：2、點(diǎn)擊OK進(jìn)入SI仿真界面，并完成SI仿真基本流程，包括：模型庫(kù)添加、模型賦予、DC網(wǎng)絡(luò)值定義等等。HHPTCEModelsSPECTREModelsIBISModelsSPICEModelsIMLModelsModelNameM口delType1HHPTCEModelsSPECTREModelsIBISModelsSPICEModelsIMLModelsModelNameM口delType111DesiqnLinkA2IDIMMDesignLink3IDIMMDesigiiLiiik44PortESpiceDevice5h2posBoa.rdMode1&ElRDlUltoU2DesigiiLiiik7EIRD1U1t口E：RD2U2DesiqnLink8ElRDlU2t口EIRD2TJ1DesiqnLink9C20p_withpkgESpiceDevice10cableesp1ceEbpiceDevice11capa.cit口工20pFESpiceDevice12CDSDefau1tACTerminatorIbisTemiinatur13匚DSD已fauItInputIbislnpi.it14匚DED已fau丄tTnput._1p8vIhimlrL"t15CDSDefanItInput_2p5vIht16CDbDefau丄11nput_3pJvIhislnpi.1117匚DED已fau丄tTnput._5vIhimlrL"t18CDSDefault10Ibis10v|1□.—r.—.1<1l>MudelTypeFilterModelNamePaLttemICloseRefresh圖2：模型庫(kù)添加與管理n口口口dfe1+1-n口口口dfe1+1-:|+|-:.1+1-:|+|-:?!+!-:0-M口delAssigniiLent□IncludeORIGINALModelFPthinMapFileSignalMode1Assignment|DevicesBondWir巳s||RefD巳sPins||Conn巳utor占|DevTypeVaiue/RefdesSignalModel1364532-2_2_HE；SDC：2_1364532-213&4532-22-767004-2_0_MIC：TOR_2-767004-2_2-767004-2_SMT382N2222A_0_SOT23_FMMT2222AFMMT2222A2N2222A_SOT23_FMMT2222AFMMT2222A437-001_12_SFP_437-001437-00174ALVCH16244_2_TSSOP48_74ALVCH174ALVCH16244_TSSOP4874ALVt：+C3+n場(chǎng)U25場(chǎng)U26%U3476SElO8_DIPSUITCH16_AGILENTE5387ASMT74AL7CH16244_174ALVCH16244_174ALVCH16244_1.76SB0876SB08APROBEAGILAGILENTE5387As<111111IXDisplayFiltersDeviceType:*vDeviceClass:*Refdes:*vClearAllM口delAssignmentsPreferences..HelpPreferences..Help模型賦予圖4：DC直流網(wǎng)絡(luò)定義3、完成上述SI仿真基本步驟后，就可以開(kāi)始進(jìn)行SI分析，包括：反射、串?dāng)_、EMI、通道分析等等，這里就不再贅述。這里主要介紹的是新的PCB源同步時(shí)序分析工具BusSimulation,該總線仿真針對(duì)DDR的總線進(jìn)行源同步時(shí)序分析。在源同步分析之前，我們先要對(duì)

DDR總線進(jìn)行相關(guān)仿真設(shè)置。在SI仿真界面中，執(zhí)行Analyze->SI/EMISim->BusSetup命令，在彈出的tInitialize...ModelBrowser...ModelAssigrunent...ModelDump/Refresh...PreferencesAudittInitialize...ModelBrowser...ModelAssigrunent...ModelDump/Refresh...PreferencesAudit?Probe...KtalkTable...BusSetup...AssignEosStuolosHoses.3d.ZeleteSasaooSvitdOn：RisingEdgeDeratingTableFile：Ass：5iBusSifierModelsSelectClodcsAssignEosStuolosHoses.3d.ZeleteSasaooSvitdOn：RisingEdgeDeratingTableFile：Ass：5iBusSifierModelsSelectClodcsorStrobesAsszgiEnsSne“toClocksarStrobesExport.BufferModelToBeAssignedDQ_FU1LvDQFUIvDQFUILv||Iipart.AssignAssignAssign|OK|1ippl?1HelpSelecteddosHIDOItatsiotinBcs圖5：調(diào)用BusSetup下圖6即為調(diào)出的DDR總線信號(hào)的設(shè)置窗口，上方SelectBustoSetup區(qū)域?yàn)镈DR總線基本設(shè)置，包括：BusName仿真總線名稱(chēng)、BusDirection總線數(shù)據(jù)方向、ControllerRefdes總線控制器件、SwitchOn數(shù)據(jù)采樣沿等（與DDR1、DDR2、DDR3采樣沿一致）。此外，點(diǎn)擊CreateSimulationBus即可創(chuàng)建仿真總線。SelectBostoBusDirectioq：CVuiDirectianalCBidirectionalControllerfefdesFl圖6：總線信號(hào)設(shè)置一一DDR總線驅(qū)動(dòng)與接收能力選擇""完成上方SelectBustoSetup區(qū)域的總線選擇基本設(shè)置后，接下來(lái)我們需

要設(shè)置具體仿真相關(guān)參數(shù)，分別包括：為總線賦予驅(qū)動(dòng)與接收能力的AssignBusBufferModels選項(xiàng)卡，為DDR總線確定選通信號(hào)或時(shí)鐘信號(hào)的SelectClocksorStrobes選項(xiàng)卡，以及為選通信號(hào)或時(shí)鐘信號(hào)確定所需仿真的總線網(wǎng)絡(luò)的AssignBusXnetstoClocksorstrobes選項(xiàng)卡，其設(shè)置方式簡(jiǎn)單明晰，如圖6-8所示。Export...Import...圖8：DDR總線信號(hào)設(shè)置——為選通信號(hào)或時(shí)鐘加載需要仿真的總線網(wǎng)絡(luò)圖7：DDR總線信號(hào)設(shè)置——選通信號(hào)（Strobe）或時(shí)鐘（Export...Import...圖8：DDR總線信號(hào)設(shè)置——為選通信號(hào)或時(shí)鐘加載需要仿真的總線網(wǎng)絡(luò)圖7：DDR總線信號(hào)設(shè)置——選通信號(hào)（Strobe）或時(shí)鐘（Clock）的選擇R1,SignalBusSetupEH國(guó)StrobeNameAssignBusComponentBufferModelsSelectflocksorStrobesAssignBusXnetstoClocksorStrobes［込1丄__》］最后，點(diǎn)擊OK完成DDR總線的仿真設(shè)置，下面就是源同步仿真了。4、完成BusSetup設(shè)置后，就可以進(jìn)行BusSimulation源同步仿真了。執(zhí)行Analyze->SI/EMISim->BusSimulate命令，在彈出的AnalysisBus

Simulation仿真窗口中設(shè)置激勵(lì)源、選擇仿真類(lèi)型等即可實(shí)現(xiàn)DDR總線仿真。圖9：調(diào)用總線仿真執(zhí)行該命令后彈出如下圖10所示的總線仿真對(duì)話框其中相關(guān)參數(shù)設(shè)置如下：CaseSelection表示case選擇，即可以進(jìn)行單板仿真及多板的拼板仿真；BustoSimulate表示仿真總線，由前面的BusSetup步驟確定，還可以點(diǎn)擊后面的BusSetup來(lái)編輯總線；AssignBusStimulus用于設(shè)置總線仿真的激勵(lì)源；Fast/Typical/SlowMode用以選擇仿真模式，此由器件模型參數(shù)決定不同模式參數(shù)，該選擇與普通SI分析意義一致；ReceiverSelection用以選擇接收端；SimulationType用以確定仿真類(lèi)型，有反射分析和綜合分析;SimulationOutput用以確定仿真完成之后輸出數(shù)據(jù)，包括仿真報(bào)告、波形以及電路文件等。5、在AnalysisBusSimulation窗口點(diǎn)擊AssignBusStimulus，在StimulusSetup窗口設(shè)置激勵(lì)源，如下圖所示：

圖11：總線分析激勵(lì)源設(shè)置在激勵(lì)源設(shè)置中，由于總線與選通信號(hào)或時(shí)鐘信號(hào)都是同步的（源同步信號(hào)），因此只需要設(shè)置選通信號(hào)的激勵(lì)即可執(zhí)行總線仿真。6、點(diǎn)擊OK完成總線仿真激勵(lì)源的設(shè)置，然后回到總線仿真的窗口中來(lái)，點(diǎn)擊下方Simulate命令，執(zhí)行總線分析:，如下圖所示。圖12：執(zhí)行總線仿真完成總線仿真后，輸出波形如下圖所示：

圖13：總線仿真輸出各節(jié)點(diǎn)波形從波形窗口，我們可以看到所有總線網(wǎng)絡(luò)的各個(gè)節(jié)點(diǎn)的時(shí)序波形，都明晰清楚的顯示出來(lái)，以此為參考或方向，既可以給我們DDR設(shè)計(jì)給予更多的便捷。源同步總線在PCB布線的設(shè)計(jì)上更為方便，設(shè)計(jì)者只需要嚴(yán)格保證線長(zhǎng)的匹配即可，而不用太多的考慮信號(hào)走線本身的長(zhǎng)度，